FPGA/ASIC初學者應該學習Verilog還是VHDL？

博文目錄 寫在前面 正文 常識討論 數據分析 寫在最後 參考資料 交個朋友 寫在前面 個人微信公衆號： FPGA LAB 個人博客首頁 正文 對於FPGA或者ASIC的初學者來說，選擇哪種語言貌似應該根據自身的需求而定，例如實驗室項目需要使用哪種語言，或者實驗室師兄師姐使用了哪種語言，或者導師推薦你學習哪種原因，這都是硬性需求了，因爲你需要完成項目的接手，所以必須根據要求而來！ 常識討論 但如果你

>>阅读原文<<