芯準AS6802 core概要設計方案(上)

芯準AS6802 Core是AS6802時鐘同步邏輯的核心,具有豐富的配置接口接口和狀態監測接口。通過配置接口,用戶不但可以設定core實現SM或CM工作模式,還可以對各種AS6802各類工作參數進行配置。通過狀態檢測接口,用戶可以實時觀測core內部的各類狀態信息。 芯準AS6802 Core基於可綜合的verilog語言編寫,其支持的SM和CM功能已經在「芯準AS6802開源原型系統」中得到初
相關文章
相關標籤/搜索