時鐘系統

晶振是系統工作的原始激勵，芯片可以通過外部引腳選擇使用外部晶振還是內部晶振。內部晶振容易受到芯片內部熱干擾，所以一般的芯片還是會選擇在外接晶振。 但是，受電磁干擾，板間佈線的限制。晶振頻率不能選得太高，需要時鐘控制邏輯的PLL提高系統時鐘。系統使用MPLL和UPLL這兩個PLL。其中UPLL專門用於USB設備。而MPLL以不同的倍頻係數產生FCLK給CPU核，HCLK給AHB總線上的設備，PCLK

>>阅读原文<<