FPGA 考試題目

1、讀程題.如下是一段4位計數器的yerilog程序,試填空使程序完整.(10分)web module count4(out,reset,clk); output[3:0]out; input reset,clk; reg [3:0]out; always@(posedgeclk) begin if(reset) out=4'b0000:/復位 else out= ou

>>阅读原文<<