【FPGA開發日記——調整時序】記錄調整時序過程中遇到的問題與解決方式

畢設的時候FPGA邏輯部分已經做完了，雖然畢業了，但是老師還是希望我把整個流程做完。 現在在調整時序，由於之前沒有怎麼接觸過，也沒有師兄師姐幫助，調的我是心煩意亂 有人說沒有調過時序就不算做過FPGA，因此我準備記錄一下調整時序的流程，日後做個紀念 最開始檢查時序，基本就是一片紅，200m的時鐘根本滿足不了，我看最多支持到120m的時鐘，感覺自己之前寫的代碼質量太差了，將來寫代碼一定不能偷懶，一定

>>阅读原文<<