滄小海基於xilinx srio核的學習筆記之第五章 xilinx srio核介紹（一）結構介紹

目錄 5.1 SRIO核概述 5.2 SRIO核的結構剖析 5.2.1 邏輯層接口（LOG） 5.2.2 Buffer接口（BUF） 5.2.4 寄存器空間 5.1 SRIO核概述 RapidIO互連架構，與目前大多數流行的集成通信處理器、主機處理器和網絡數字信號處理器兼容，是一種高性能、包交換的互連技術。它能夠滿足高性能嵌入式工業在系統內部互連中對可靠性、增加帶寬，和更快的總線速度的需求。SRI

>>阅读原文<<