基於Xilinx的RapidIO核配置和AXI-SRIO核設計

Rapid IO協議由於無主機，且各設備之間可以並行交換信息，所以廣泛應用於對交換速率要求高，且交互複雜的應用中。 圖0.1 SRIO應用場景 Xilinx現在有支持Serial RapidIO Gen2的核，可以應用在此場景中，但Xilinx 的 Rapid IO 覈對外接口僅有 AXI 流接口 ，且對各類數據流的處理需要外部單獨設計，不能方便的對消息、門鈴、數據進行讀寫傳輸。本文介紹了將Rap

>>阅读原文<<