異步FIFO設計(非常詳細，圖文並茂，值得一看！）

原文地址：https://www.toutiao.com/a6329245604338450690/ 本文由EETOP論壇帖子編輯修改而來 作者：ThinkSpark 原文：//bbs.eetop.cn/thread-308169-1-1.html 一、概述 在大規模ASIC或FPGA設計中，多時鐘系統往往是不可避免的，這樣就產生了不同時鐘域數據傳輸的問題，其中一個比較好的解決方案就是使用異步FI

>>阅读原文<<