計算機組成考點隨筆2

12．兩段式描述 對圖寫代碼

Module fsm2(out,comp_in,clk,clr)

    Input comp_in,clk,clr;

    Output out;

    Reg[2:0] out;

    Reg[2:0] CS, NS;

    Parameter stateA=3’b000, stateB=3’b001, stateC=3’b010, stateD=3’b100;

 

Always@(poseedge clk or negedge clr)

Begin If(!clr)

CS <=stateA;

     Else

    CS<=NS;

End

 

always@(CS or comp_in)

Begin NS=3’bx;

case(CS)

stateA:

begin

if(!comp_in)

begin

CS = stateA;

Out = 3’b001;

End

Else

Begin 

CS = stateB;

Out = 3’b010;

End

End

stateB:

begin

if(!comp_in)

begin

CS = stateB;

Out = 3’b010;

End

Else

Begin

CS = stateC;

Out = 3’b100;

End

End

stateC:

begin

if(!comp_in)

begin

CS = stateC;

Out = 3’b100;

End

Else

Begin

CS = stateD;

Out = 3’b111;

End

End

stateD:

begin

if(!comp_in)

begin

CS = stateD;

Out = 3’b111;

End

Else

Begin

CS = stateA;

Out = 3’b001;

End

End

Endcase

End

Endmodule

 

13．邏輯分析儀 調試

與採樣信號多少有關

與觸發級數多少有關

採樣時鐘選用電路中最快的全局時鐘

 

14．設計CPU  模塊、位寬、指令（描述） 外設接口的引入

在時序電路用使用非阻塞賦值<=

在組合電路使用阻塞賦值=

指令格式聲明：

 III XXX YYY， 

III 表示指令, XXX 表示Rx寄存器, YYY 表示Ry寄存器， 

Miv指令後跟隨輸入數據是16位當即數D。

 

 

CPU 位寬：16 位

指令格式聲明：

III XXX YYY，

III 表示指令,

XXX 表示 Rx 寄存器,

YYY 表示 Ry 寄存器，

Miv 指令後跟隨輸入數據是 16 位當即數 D。

指令編碼表：

000: mv Rx,Ry // Rx <- [Ry]

001: mvi Rx,#D // Rx <- D

010: add Rx, Ry // Rx <- [Rx] + [Ry]

011: sub Rx, Ry // Rx <- [Rx] - [Ry]

port：

DIN, BusWires, Resetn, Clock, Run, Done

block：

alu(addsub), controler, regn, mux, upcount, dec3to8

增長外設：

七段碼管 seg7_scroll

撥鍵開關 regne

我的收穫和理解：

一、學會模塊調用方法

 一個模塊就像一個黑盒子，有輸入，有輸出，這之中的過程是封裝起來的，合理的調用模塊，

配合時鐘，就能夠完成 CPU 的設計。

二、設計思路

 首先肯定須要那些模塊，模塊完成什麼功能，而後肯定模塊的輸入輸出，以及輸入輸出的連

接，那些是須要存儲的，那些是時序模塊，那些是邏輯模塊，肯定後，經過時鐘和一些信號量對

他們的行爲進行控制。

 

15.彙編解釋

指令編碼表： 

000: mv Rx,Ry // Rx <- [Ry] 

001: mvi Rx,#D // Rx <- D 

010: add Rx, Ry // Rx <- [Rx] + [Ry] 

011: sub Rx, Ry // Rx <- [Rx] - [Ry]

100: ld Rx,[Ry] : Rx <- [Ry] 

101: st Rx,[Ry] : Rx -> [Ry] 

110: mvnz Rx,Ry : if G != 0, Rx <- Ry

 

1．數制轉換

3AB.11    二進制1110101011.00010001  十進制939.06640625   

111.101二進制轉十進制   7.625  

215十進制轉二進制   11010111 

3AB 十六進制轉二進制  1110101011 

 

各進制縮寫（B D H）

HEX表示十六進制

DEC表示十進制

BIN表示二進制

 

邏輯代數化簡

真值表

表達式

邏輯電路

卡諾圖

波形圖

 

RISC、ClSC區別、分別是什麼

 

結構特徵	CISC	RISC
指令系統規模與指令格式	指令系統龐大，指令格式可變	指令系統小，指令格式固定，大部分以寄存器爲基礎
尋址方式	12~24種	限制3~5種
通用寄存器與高速緩存設計	通用寄存器9~24個，基本上使用合一的指令與數據高速緩存	基本上使用分開的指令與數據高速緩存，通用寄存器個數多
時鐘頻率與CPI	鍾頻較低	鍾頻較高
CPU控制	大所屬使用控制存儲器（ROM）實現編碼控制，也有使用硬連線控制	大多數不用控制存儲器，而用硬連線控制