FPGA千兆位收發器選擇指南

選擇合適的千兆位收發器（GT）是通訊和實時處理領域尤爲須要重點考慮的設計事項，但特定的市場領域可能會存在太多的標準、協議或使用模型。有時針對某一種應用就會涉及到好幾種標準，爲了選擇最適合的千兆位收發器，必須對各類協議的最新發展狀況瞭如指掌。

從無線通訊到消費電子產品的衆多不一樣市場領域都具備業界標準鏈接協議。瞭解高級協議及其與低層協議規範的關係並充分留意不一樣行業對PHY定義的狀況，將有助於選擇最好的LogiCORE IP高速串行收發器架構嚮導協議模板，進而實現咱們的設計目標。首先來回顧一下這些相關協議。

OSI：鏈接協議模板

開放系統互連（OSI）是一種面向全球通訊的ISO標準。該標準定義了一個分七層實施協議的框架。控制信息從某一站點的應用層開始向下逐層傳遞，直至最底層的物理層，隨後經過通道傳輸到下一站點。而信息返回時通過各層的順序則與之相反。

三個PHY子層

當前廣泛使用的許多串行鏈接協議都在模仿OSI的分層模型。PHY層包括2??3個子層，分別爲物理編碼子層（PCS）、物理介質鏈接（PMA）子層和可選的物理介質相關子層（PMD）。圖1以方框圖的形式顯示了各層之間的關係。

Virtex-5 RX物理子層PCS、PMA和PMD示例方框圖

圖1 Virtex-5 RX物理子層PCS、PMA和PMD示例方框圖

 

　　數據包或數據在發送時以正向順序傳輸，即從介質訪問控制（MAC）層到PCS、PMA及PMD，而接收時的順序則與之相反。

PHY使用方面的混亂狀態

人們很容易將PHY誤認爲是硅芯片，而混淆其用途。PHY是一個包括子層的規範層。咱們可用單一或多個器件實施設計人員一般稱之爲電子規範的PHY.對子層的使用主要取決於具體的細分市場和所用協議。

通訊協議中的PHY層一般使用的是PCS、PMA和PMD子層。圖2顯示的是在局域網應用中使用賽靈思TEMAC （10M/100M/1G） LogiCORE的示例，其中千兆位以太網MAC接連與1000BASE-X PCS/PMA和激光收發器1000BASE-X PMD進行通訊。此時，PHY同時實施在了FPGA和可選的光學收發器器件之中。

以太網通訊應用中的PHY PCS、PMA和PMD層示例

 

 

圖2以太網通訊應用中的PHY PCS、PMA和PMD層示例

硬化或嵌入式IP考慮事項

 

賽靈思一般會在FPGA中直接集成PCI Express和千兆位以太網等經常使用的協議。這硬化版本可實施協議的部分或所有功能。在上述這兩種狀況中，LogiCORE封裝做爲LogiCORE產品的一部分實施MAC和物理層（PCS和PMA）。封裝包含硬化模塊並與高速串行收發器相鏈接。就TEMAC而言，硬化IP實施MAC和部分PCS以及PCI Express LogiCORE的事務處理和數據鏈路層。可用賽靈思的高速串行收發器嚮導來查看並修改GTP/GTX設置。

10Gb以太網——XAUI

10Gb以太網標準是一種IEEE規範，其定義的標稱速率是千兆位以太網的10倍。物理層包含的一個接口可將MAC鏈接於PHY、PCS、PMA和PMD.至於賽靈思LogiCORE，10Gb媒體獨立接口（XGMII）可鏈接至光學模塊或10Gb以太網XAUI.PMA和PMD既可視爲外部器件（如在光學收發器中），也能夠視爲XAUI的一部分（如在芯片間或背板應用中）。

通用分組無線接口v4.0

通用分組無線接口（CPRI）可用於無線電設備控制器或基站以及一個或多個無線電設備單元之間的鏈接。CPRI規範涵蓋了OSI堆棧的第一層和第二層，物理層（第一層）定義了傳統基站使用的電氣接口以及支持遠程無線電設備的基站光學接口。賽靈思CPRI LogiCORE在GT中實施PHY，在FPGA邏輯中實施數據連接（第二層）。

3G和6G OBSAI RP3-01

OBSAI RP3-01蜂窩式基站協議分爲較低的物理層和較高的應用、傳輸和數據鏈路層。應用層可鏈接於基帶或RF卡，而數據鏈路層可鏈接於物理層。賽靈思用FPGA中的收發器實施PHY，處理電氣部分，並鏈接到外部光學收發器模塊。

第一代和第二代PCI Express

PCI Express協議應用於物理層、數據鏈路層和事務處理層。因爲這種標準很是通用，所以新興串行協議每每尋求在電氣規範方面與其兼容或相似，據此，ASSP和其餘PHY器件廠商就能重用精心測試的IP產品了。賽靈思經過自身及其AllianceCORE合做夥伴在集成式硬IP模塊和軟IP中實施了第一代和第二代PCI Express協議。

串行RapidIO

雖然串行RapidIO協議與PCI Express同樣也應用於三個層中，但卻分別爲物理層、邏輯層和傳輸層。因爲RapidIO和XAUI的應用目標相似，串行RapidIO設計人員於是能重用其現有的XAUI電氣設計方案。賽靈思GT嚮導可經過串行RapidIO模板支持串行RapidIO PHY.

三速SDI視頻

三速SDI視頻參考設計是基於SMPTE標準之上的。與高速串行收發器的物理鏈接是經過差動CML驅動外部線纜驅動器（用於傳輸）或外部適應性接收均衡器來實現的。各標準間經常使用的串行化協議很是具體，設計時採用的是FPGA結構。該協議須要較多的AC耦合電容進行大量的1和0運算。

賽靈思三模以太網

三模以太網MAC是賽靈思實施10/100/1Gb以太網協議的一種標準。賽靈思提供TEMAC LogiCORE（軟IP）和用於集成模塊的三模以太網封裝（硬IP）。就軟IP而言，1000BASE-X PCS/PMA或SGMII LogiCORE可實現無縫鏈接。SGMII是支持10/100/1G操做的串行鏈接標準。

TEMAC封裝即硬TEMAC子塊和GT I/O塊中一般採用的HDL封裝（1000BASE-X/SGMII已經集成於TEMAC）。具體實施細節請查閱以太網LogiCORE文檔資料。

GT嚮導支持採用GigE （SGMII/1000Base-X）模板的三模以太網協議。

總而言之，業界標準協議突飛猛進，差很少每一年都會出現一兩種新標準。所以就這點而言，其術語和基礎技術的複雜程度堪比稅法。而對給定協議的物理層方案瞭解得越詳細，就越易於肯定所要使用的極佳高速串行收發器嚮導協議，從而爲設計項目開創一個良好的局面。