VARON設計流程及示例

本文介紹有關使用VARON的設計流程和基礎示例的介紹。 設計流程        圖1顯示了VARON的設計流程。 第一步，將VARON IP導入用戶的目標設計。 VARON IP用RTL（Verilog HDL）編寫。 這允許用戶將VARON IP導入到Verilog HDL或VHDL編寫的用戶設計和環境中。第二步是選擇要觀察的AXI信號，然後完成VARON IP配置並注入用戶設計。      

>>阅读原文<<