FPGA實踐教程（一）用HLS將c程序生成IPcore

本文檔系列是我在實踐將神經網絡實現到Xilinx 的zynq的FPGA上遇到的問題和解決方法。 目標：本文檔重點探討vivado HLS軟件的使用，描述如何將相應的c程序用HLS轉換爲硬件可以實現的IPcore。 完成本過程可以參閱的文檔有： UG902：Vivado Design Suite User Guide: High-Level Synthesis 該文檔主要涉及vivado HLS的理

>>阅读原文<<