Verilog十大基本功2（testbench的設計 文件讀取和寫入操做 源代碼）

需求說明：Verilog設計基礎 工具 內容       ：testbench的設計 讀取文件 寫入文件測試 來自       ：時間的詩ui 十大基本功之 testbench spa 1. 激勵的產生 對於 testbench 而言，端口應當和被測試的 module 一一對應。 端口分爲 input,output 和 inout 類型產生激勵信號的時候， input  對應的端口應當申明爲 re

>>阅读原文<<