求職經驗貼-描述筆者當時找工做情形

眼看3月已通過去一半了，5月份陸續又要有畢業生開始找工做了，分享一下以前本身找工做經驗，但願可以幫到你們。

//============================================================================

TI求職

     2016/9/5 8:36，今天求職面試第一站，德州儀器。以前先通過網申，9/5日德州儀器來廣東工業大學進行宣講，聽說宣講完有的崗位須要現場筆試，筆者申請的是數字應用工程師的崗位，特地去網上搜了一下相關的帖子，心頓時涼了一半，發現TI的經過率實在很低，問的問題很是細。全當長經驗，重在面試過程當中收穫了什麼，爲本身加油。繼續看書了，下午去宣講會。

      2016/9/7 11:56 簡歷已經投遞給TI，不知道什麼時候可以反饋回來，TI招研發估計比較少，同窗有幾個應聘的是銷售崗，說今天下午兩點去崗頂面試，考量本身的性格，以爲不太適合作銷售職位，不想去了。祝他們可以順利。

===================

全志科技：

      2016/9/7 11:58 前幾天網申，今天進行了在線筆試，申請的是數字IC設計工程師的崗位，筆試題分爲幾個部分，第一大部分就是專業知識，第二大部分是行測部分了，行測部分比較簡單。總共有2個小時時間答題。專業知識部分有知識點有 CMOS靜態功耗和動態功耗與哪些因素有關，二進制帶有小數的狀況轉10進制，原碼和補碼之間的關係，verilog代碼中計數器的計時而後使能一個信號，問通過多少個時鐘後其輸出值，移位寄存器的知識，答題有 對於集成電路工藝愈來愈複雜，深亞微米盛行，幾乎是連線就是一切，讓你談一下見解。 寫一個異步FIFO，位寬爲32，深度64，輸出信號有半滿，半空，滿和空信號。 對於SOC系統，多時鐘盛行，對於多時鐘的選擇是關鍵，寫一個沒有毛刺產生的verilog選擇時鐘輸出代碼。 最後一個大題 不是很難，沒時間寫了，大概是數據的輸入和輸出都是同一個時鐘，輸入使能信號有效時有4數據輸入，後面記不太清楚了。

     全志10月份左右來華工宣講，到時候打算去聽一下，宣講完以後會有面試通知，但願可以經過。

求職真的很累，如今才以爲以前師兄說過一句話，找工做最好結伴而行，你們互相鼓勵，互相照應，本身太孤單了。如今才深切感覺到。不過仍是加油吧！！！！有點想家了！！遇到不順心的事的反應，想家。。嗚嗚！！！！！

CVTE面試全過程（終結篇）：

2016/9/8 今天下午去聽了華爲的宣講會，早些時候已經網申過華爲，但如今也沒有通知，今天去到宣講會現場，HR說網申截止日期是9.11，估計還有可能申請成功，等吧。

今天中午12：00左右，收到CVTE的面試短信，說道CVTE其實很傷心，早在2016/3/5日的時候就已經申請過了CVTE，進入到二面，由於本身表現很差，沒有過。以後的兩次提早批也申請過，都杳無音訊，直到CVTE的秋招，又申請了，通過筆試，今天收到面試邀請。9/10日去面試。但願好運。

    下面是筆者兩次去CVTE的面試通過，請先看3/5日的應聘，而後再看9.10日的應聘。但願對你們有用。

    2016/9/10 CVTE面試通過過程：

    筆者以前已經參加過CVTE的筆試，大概知道CVTE的筆試流程，仍是老樣子，去黃村地鐵口(廣州)去等CVTE大巴車過來接，而後1.30分上車，此次沒有去CVTE第二產業園，此次去了第一產業園。本想在車上睡一下，還沒睡着就要下車了。下車被領到電影院看電影，放的是《孫悟空三打白骨精》這部電影，一會HR問硬件的同窗舉一下手，一看包括我就三我的，技術面有兩天，9.9和9.10號兩天，估計大部分人在9.9號已經面完了。仍是和之前同樣，在大廳裏面，一對一面試，不一會就被叫到去面試了。期間我看到了以前3月份我在實習面試的時候的面試官，那個算是二面的主管，一面不是那個面試官。坐下老樣子我仍是先提問(這樣作是爲了緩解本身的緊張感)，闡述本身在實習招聘的時候就來過，當時到了二面，當時發現硬件崗位的面試官就4個座位，想問一下如今公司的主業務是有所轉移嗎，是在偏軟件化嗎。面試官說了一些話，大概意思硬件仍是主要業務。好，開始面試，面試的題目在最後面有貼出，應聘硬件的必備知識，這裏再也不說面試題目。就這樣過了一面，答出了80%~90%內容，剛坐下水還沒出，又被HR叫過去二面，這個面試官就是以前3月份應聘時候的二面面試官，也仍是上來我說我以前實習的時候來面試過，也是到了二面，也是您面試的我，面試官說我說怎麼有點印象呢。面試官先問我剛纔一面怎麼樣，我說還能夠，答出了80%~90%，剛纔你面試哪些問題沒答上來，我說了一個，面試官回去你在百度一下，我說好吧，接着又開始問問題，具體問題見下面的題目。就這樣過了二面。不一會被叫到HR面，人生中第一面和副董級別的人物聊天。HR一邊問問題，一邊聽你的回答作記錄，具體問題見下面。就這樣面試完了整個CVTE，回學校去了。晚上微信上查到的信息是經過了廣州終面，不知道啥時候給offer，等吧。。。。。

    一面題目：（1）你作過距今爲止你感受最好的一個項目，並畫出原理圖，由於個人項目上有FPGA和SDRAM，因此具體問我SDRAM在PCB設計時須要注意哪些事項，SDRAM數據線和地址線以及其餘控制線儘可能等長走線，在高速SDRAM芯片下儘可能不要走線，時鐘線和其餘數據和地址線儘可能拉開必定的距離，控制好疊層，設置好阻抗。（2）直角走線會有什麼影響，能不能畫出走直線後的波形。（3）畫出共射極放大電路，分析放大電路的旁路電容做用，分析怎麼造成的負反饋；（4）SDRAM 在某一個點EMC超標，問有什麼方法能夠解決；（5）電源有哪些類型，畫出BOOST和BUCK電路，並分析升壓和降壓怎麼實現；（6）SDRAM走線等長的緣由是什麼；（7）筆者的項目中有FPGA，問你設計的單板上供電是怎麼選取的，每一路供電的電流和電壓是多少；（8）復位電路，高電平復位和低電平復位，並分析爲何這樣就是高電平復位和低電平復位；（9）你設計的單板晶振是採用多少(筆者設計的單板是50MHz的有源晶振)，若是晶振是50MHz，可是這時候出現50MHz ±500Hz，怎麼解決這種狀況；（10）特徵阻抗和PCB哪些參數有關；（11）電解電容和陶瓷電容，哪一個阻抗低；（12）功率放大電路你都用過哪些，推輓級射極跟隨器避免交越失真有哪些方法；（13）501MHz的輸入信號頻率，如果用500MHz進行採樣，獲得的波形是什麼樣子，畫出來；（14）測量電源紋波怎麼測量；還有一些，忘記了。

    二面題目：（1）上來問剛纔一面感受怎麼樣，哪些問題沒有答上來，你想出解決方案沒有；（2）用一個運放設計 Y = 6A – B（懵逼了）；（3）buck和boost電路畫出來，並分析若是想提升效率該如何解決；（4）你用過哪些三極管，三極管如何選型，你用過的一款三極管的特徵頻率是多少；（5）boost電路中的二極管如果電流增大，其導通壓降會怎麼樣；（6）有沒有關注過EMC的問題，知不知道眼圖；（7）最近在看什麼書，我說SI，那你認爲SI是解決什麼的；（8）探頭的好壞對採集到的波形有什麼影響；（9）萬用表20V和200V那個內阻大，分析爲何；（10）直線走線對信號會產生什麼影響，畫出波形；就這些了。

    HR面試題目：套路，你們都能猜的到，你的3~5年人生規劃；你但願一天的工做時間和一週工做幾天；假如公司拒絕你，你認爲的緣由是什麼；假如你加入公司以後又離職了你認爲緣由是什麼；你從校園到職場，你認爲有哪些地方的改變；你最看重在公司工做時的哪一點；你家裏都有那些人，你和這些人的關係怎麼樣；說說你人生中最難忘的幾件事；你理想的工做地點，實際的工做地點；你理想的薪資待遇；有沒有女友，作什麼的；就這些吧，你們能夠搜搜，基本上都差很少。

2016/3/5

CVTE在線筆試通過：

申請硬件工程師崗位，一共29道題，其中後面3道是電路設計題，有一道是問答題，對電路作改進。

設計題，1.三端穩壓器的電路的原理分析和應用；

2.簡易助聽器的電路分析及改進；

3.設計鎳氫電池充電器，電源供電爲12V，對兩節1.2V電池充電，要求有保護電路，採用恆流源方式。（不能採用IC，採用分立元件搭建）；

4.超聲波柵欄設計；

CVTE的筆試難度偏難，對於後面鎳氫電池充電器設計和超聲波柵欄設計，如果沒有接觸過，很難做答。

2016/3/14

CVTE面試通知通過：

以前已經說過，CVTE的筆試是偏難的，並且後面幾個大題全都是設計題，如果沒涉足過這個領域，真的很差做答。作完筆試以後，勝率本身大概算了一下，不高，因此也沒太把這個結果當回事，覺得過不了。因此筆試完後的幾天，都在作以前的項目。今天下午3點左右，登陸了微信的查詢系統，查詢了一下本身的結果。以爲小編在給我開玩笑，顯示結果爲：」很抱歉，你的測試結果不經過」。心想早就猜到告終果，無所謂了吧。繼續搞本身的項目。陸續看到羣裏發一些消息，說查看一下本身微信的結果，好吧，再查一下吧。（本身內心仍是有點不舒服的，沒經過測試）啊啊啊啊啊！！！！！啊啊啊啊啊！！！！什麼？經過？小編，你這是在玩我嗎。。。手連續點了好幾下查詢面試狀態，都顯示」您經過在線筆試，加油哦！」好吧，立馬去找QQ羣管理員問清楚，QQ管理員說報上你的 姓名+郵箱+微信截屏。好吧，我發給你。管理員給我來了一句，加油哦！！！（在當時狀況下，我未收到面試通知，別人已經收到，心想，管理員說加油哦，估計是在鼓勵我吧，委婉的說我不經過吧）。我繼續問，是否是不經過呀，管理員回覆：技術類的還沒通知，請稍等，你經過了！！好吧。心情七上八下。。果真，一會收到了短信通知，通知明天去面試，好像去總部面試。好吧。。。未完待續！！！！！但願明天安好，繼續回顧之前的項目！！！！！好應對明天的面試。

2016/3/16

CVTE面試通過：

昨天，也就是3.15日，下午3:30分到了廣州地鐵黃村站（D）出口，出了地鐵口看到了一些面試者，都是大學城這邊的學生，感受本科生居多一點。上午本身總結了一下以前作過的項目，大概整理一下。還針對CVTE喜歡問的問題作了準備。出了地鐵口內心還默唸着自我介紹。一會大巴車來到，坐上大巴車到了CVTE的第二產業園，在蘿崗科學城那邊。和網上描述的差很少，電影和零食。下了車被領到電影院裏去看電影（CVTE公司內部的電影院），還有零食和水本身隨便拿。CVTE的HR姐姐確實很好，很熱情。我面試的是硬件工程師實習生的崗位。因爲面試的人稍多，到了晚飯時間咱們尚未面試，HR帶咱們去公司裏面去吃了自助餐。吃完飯進入了面試場地，如果參加過研討會的朋友能夠想象，就一個大廳，裏面擺了好多桌子，面試的形式是一對一的形式，一個面試官面試一個面試者。到了晚上6點半我去面試，也就是一面。面試官旁邊有個IPAD，個人估計是能夠查詢你的簡歷和上面有題庫，能夠給面試者出題（這是個人觀察，由於看到他在問完我一個問題以後，手會波動一下Ipad，心想也是，這些面試官哪有這麼多基礎的問題能夠問的）。上來我先問了面試官一個問題，就是發現面試軟件的面試官不少，而面試硬件的就四個桌子，想問一下是否是公司的重心是否是已經在向軟件偏移。面試官balabala的說了一通，說公司對待每一個業務都是平等的（好吧，平等）。面試官說我們開始吧。面試官問的問題模電居多，三極管和MOS管的區別；TTL和CMOS電平的區別；選擇三極管須要瞭解哪些參數；示波器測量紋波怎麼測量；萬用表在電源不足的狀況下，去測量一個電壓值會不會減少；利用三極管搭電路，輸入信號的帶寬是0~100Mhz，用三極管進行三級放大如何設計；單片機最小系統包括哪些；復位形式有哪些；三極管放大電路有哪幾種形式，各有什麼優勢；畫出一個MCU與其餘IC經過IIC總線的電路圖，如果掛多個設備進行IIC通訊的電路圖，以及上拉電阻的位置；電解電容，鉭電容，陶瓷電容各應用在什麼場合，有什麼特性；PLL的構成；直接耦合和阻容耦合的優缺點；PCB layout的注意事項；差分線須要怎麼設置；蛇形線是作什麼的；1A的電流走多粗的線；信號線走多粗；還問題射頻，藍牙有沒有作過，有沒有以前參加過一些電子競賽；我balabala說了一通（答上了百分之八十）。而後那個面試官問我有什麼問題須要問的。（心想，總算輪到我問你了）我就把本身最近作板子時USB有一對差分對須要控制在90Ω±10%， 可是廠商那邊按照個人要求會作成阻抗板，也知道作阻抗板的那價格很貴，我經過SI9000已經設置好了每層之間的厚度H，以及線寬，可是工廠那邊不作阻抗板就會按照他那邊的工藝進行設置，不會按照咱們本身設定的每層之間的厚度設置，那爲了控制在90Ω±10%怎麼辦！！！！！（說實話，那個面試官回答個人問題我是不滿意的，他說了個人內容，說本身提早設置好線寬和間距等等）；好，第二個問題，我在作USB視頻採集卡時，發現經過USB線插上個人板卡並鏈接電腦，發現電腦顯示 檢測到未知設備（設備描述符錯誤），這種狀況怎麼解決。（說實話，那個面試官回答個人問題我是不滿意的，估計他也沒怎麼作過）。我說沒問題了。面試官說好，等通知；

我就回到我以前的位置，和一個華工的學生交談，剛坐下不久，一位HR就喊我名字，我心想這是幹啥？帶我又去面試（我暈，原來效率這麼高，一面經過，直接二面呀）好吧二面。二面面試官好像是個技術主管吧（看樣子是），上來又是模電（我暈），問音頻視頻信號經過三極管怎麼鏈接；DCDC和LDO差異；對於DCDC，是輸出大電流效率高，仍是輸出小電流效率高；萬用表mA和A哪一個內阻大（查看資料，因爲分流電阻不同，量程越大，內阻越小。）；示波器上的觸發電平是通常什麼狀況下使用；共基極和共集電極的優缺點；共集電極特性；好像還問了一些問題，記不清了。我balabala說了一些，感受答得不是很好，估計二面應該沒而後了。。。。。。

3.15日晚上九點，查看CVTE的微信，顯示結果確實是不經過。

經過此次面試，使本身認識到了本身的不足，也收穫了經驗。期待之後更加美好，聽說3/19日華爲在華工招實習，打算去試一下。（但願一切安好）

總結：申請的崗位可能不僅僅須要你懂你所作的這一方面的領域，相關的領域都要了解，最好熟悉；要善於交流，自信；要敢於認可本身的優缺點；

這裏貼一下以前CVTE的面試題目，以下所示：

面試題目：

1. 蛇形線最主要的做用是保證走線的等長，保證時序。PCB layout注意事項：電源地平面儘可能挨着，模擬地和數字地要分開，晶振部分下面不能走信號，時鐘線要走粗等；
2. 差分線須要設置等長和等距，1A走50mil，信號線通常走10mil。
3. 音視頻信號先經過接共基極放大電路和共射極放大電路並在輸入阻抗處設置阻抗爲75Ω
4. 萬用表mA和A那個內阻更大：mA更大，萬用表的工做原理就是基於阻值的分壓，分流等做用來實現的。

（1）NPN和PNP的區別:從結構上來講，NPN中間是P區（空穴導電區），PNP中間是N區（自由電子導電區），從應用上來講：在工做在放大區時，NPN是發射結正偏，集電結反偏，PNP工做時，發射極接電源，集電極接地，當輸入爲高時，截止，當輸入爲低時導通。

（2）三極管和MOS管的區別：三極管是流控流型元件，MOS是壓控流型元件；功耗方面三極管功耗要高於MOS管功耗；驅動能力：MOS經常使用於大電流驅動和常做爲電源開關；三極管的輸出特性具備正的溫度特性，溫度身高，輸出電流增大，可能會燒壞三極管，MOS管具備負溫度特性，不容易擊穿，燒壞。從阻抗方面，MOS管的輸入阻抗極高，輸出阻抗低；從頻率特性方面：MOS管好於BJT。

（3）TTL和CMOS電平區別：1）首先二者電平的高低閾值不同；2）二者的噪聲容限能力不同，CMOS要好；3）二者的靜態功耗不同，CMOS靜態功耗要小；4）二者的電路未用引腳處理不同；5）兼容性不同，CMOS電平通常能夠兼容TTL電平，可是CMOS電平不必定可以兼容TTL。

（4）選擇三極管須要哪些參數：集電極-射極擊穿電壓，集電極-基極擊穿電壓，集電極最大工做電流，集電極損耗，封裝，導通電壓，特徵頻率，溫度特性，直流增益；

（5）電解電容、鉭電容、陶瓷電容應用在什麼場合：電解電容應用在低頻，鉭電容應用在中頻，DCDC開關電源中比較常見，陶瓷電容應用高頻。

（6）PLL由什麼構成：鑑頻器，環路濾波器，壓控振盪器。

（7）示波器如何測量電源紋波：1）耦合方式選擇交流耦合；2）前端的接地鱷魚夾去掉，換成彈簧針，減少地環路，減少空中耦合的噪聲；3）帶寬設置成20MHz；4）阻抗設置成50Ω，這樣可以下降示波器自己的底噪；5）示波器探頭使用1:1探頭；6）觸發方式選擇邊沿觸發。

（8）磁珠100R@100MHz表明的含義是，磁珠工做在100MHz時，其阻值爲100R。

（9）共模電感的做用：抑制共模噪聲；

（10）列舉你用過的二極管電阻電感電容品牌：電阻：松下，TDK，AVX；電容：AVX，松下，村田；電感：松下，村田，國巨；二極管：仙童，飛利浦，TSC，摩托羅拉；

（11）解釋封裝參數0402,0603,0805：表明的是封裝尺寸的長寬：40mil * 20mil； 60mil * 30mil；80mil * 50mil。

（12）如何根據工做電壓來選擇額定的電容參數：爲了可以留足餘量，通常選擇2倍的工做電壓參數。

（13）電容和電感兩端電壓和電流是怎麼樣的：電容：點流超前於電壓；電感：電壓超前於電流；因此電容和電感串聯後電壓相差180°；

（14）壓敏電阻工做方式和TVS管的工做方式：當壓敏電阻電壓超過必定的幅度時，電阻的阻值下降，從而將浪涌電流泄放到地平面。當TVS管上的電壓超過必定的值時，會瞬間導通，釋放浪涌電流。

（15）二極管導通電壓，發光二極管導通電壓？：鍺管0.2V左右，硅管0.5V左右，發光二極管導通電壓在1.6V左右。

（16）阻抗匹配的方式有哪些：源端串接電阻，戴維南匹配，上拉電阻，下拉電阻，二極管保護，阻容匹配；

（17）列舉你用過的NPN管，PNP管，NMOS管，PMOS管：NPN：2SC2001，S9013，S9014;PNP:2SB1184，2SB1142；NMOS:IRF7809；PMOS:SI2301。

（18）三極管直流增益的做用：直流增益反映了基極電流控制對集電極和射極電流的控制能力；

（19）OD和OC門電路爲何要上拉：在MOS管和BJT管截止導通時，OD門和OC不能輸出高電平，輸出時高組態，爲了肯定電平狀態，必須上拉。

（20）萬用表在電源不足的狀況下，去測量一個電壓值會不會減少：不會減少，由於電源不足的狀況下，萬用表內部基準電壓源也下降，萬用表測量的電壓都是與基準源比較，二者成反比因此會增大。

（21）解釋看門狗工做原理：看門狗有兩個重要的信號，一個是時鐘輸入信號，一個是復位信號，當CPU接二連三的輸出給看門狗時，此時不觸發復位，如果系統故障，不能連續的給看門狗復位電路送出連續時鐘，這時候會觸發復位信號。

（22）阻容耦合和直接耦合有什麼區別：阻容耦合是每一部分都有本身的靜態工做點，不影響其餘部分，但阻容耦合要考慮輸入截止頻率問題，直接耦合上一級的輸出是下一級的輸入，因此會有零點漂移問題。

（23）DCDC和LDO的區別：DCDC主要是經過開關斬波，電感磁能量的轉換和電容的平穩濾波，實現，由於是開關工做，因此開關工做頻率高，輸出電流大，效率高。LDO是經過從輸出端取出的電壓與基準源比較獲得的差值進行調整的，沒有開關做用，平滑工做，輸入輸出的壓差徹底降在BJT管或MOS管上，效率比較低。

（24）MOS管選型須要哪些參數：導通電阻Rds，漏極飽和電流，漏極飽和電壓，溫度特性，開啓電壓，跨導，封裝；

（25）LDO選型須要注意什麼：靜態工做電流，壓差降，輸入電壓範圍，輸出電壓範圍，結溫和工做溫度和熱阻，線性調整率和負載調整率，輸出電壓的紋波。

（26）模擬輸入端通常是採用何種方式：差分放大器類型，採用差分輸入，加射極跟隨器，加推輓級放大電路；

（27）請用三級BJT管設計100MHz帶寬的電路：思路：渥爾曼電路+射極跟隨器，渥爾曼即共射+共基， 提升總體帶寬，共集是調整輸出電阻；

（28）請描述共射極，共基極，共集電極放大電路特色：共射極輸入輸出阻抗比較高，具備電壓放大功能，但高頻特性很差；共基極放大電路高頻特性好，輸入阻抗較低，輸出阻抗高，具備電流跟隨做用；共集電極放大電路：具備電壓跟隨做用，輸出阻抗低，輸入阻抗較高，能提升較強的帶負載能力。

（29）去耦，旁路，濾波各個含義：去耦和濾波的含義差很少，都是將信號中的必定的雜波濾波掉，防止進入到下一級對系統產生影響，旁路是將信號中的高頻的成分濾除調。

（30）RS232的0和1範圍是多少：0是+5~15V，1是-5~-15V，是負邏輯電平。

（31）無源濾波器和有源濾波器的區別：無源濾波器主要由R,L,C分立元件構成，無源濾波器被動的吸取諧波，分爲調諧濾波器和高通濾波器；有源濾波器由有源器件運放和分離元件R，C構成，是主動生成反向諧波。

（32）競爭與冒險：因爲信號通過傳輸線和邏輯門時都會有必定的延遲，使得信號到達終端的時間可能不一致，出現錯誤的邏輯輸出，到達時間不一致稱爲競爭，出現的毛刺稱爲冒險；

（33）串口異步數據通訊字符幀格式：起始位，，數據位，奇偶校驗位，中止位。

（34）電磁干擾三要素：干擾源，傳輸路徑，干擾設備；

（35）信號離過孔近遠有何影響：對於低速信號離過孔近的話，影響不是特別大，可是對於高速信號來講，因爲過孔有寄生電感和電容參數，一方面會影響信號的上升沿時間，另外一方面寄生電感會削弱旁路電容的做用，影響整個電源系統，在設計時，能夠經過減少孔徑和增長阻焊層來減少這種影響；

（36）解釋一下串擾和振鈴：串擾的本質是耦合，當兩個信號線比較近時，二者的耦合做用加強，之間的互感和互容也加強，因此會產生串擾；

（37）

（38）

（39）

（40）

（41）

（42）

（43）基爾霍夫電流定理和基爾霍夫電壓定理：電流定理是在集總電路中，流過一個節點的電流等於流出此節點的代數和，電壓定理是在集總電路中，環路電壓代數和爲0.

 

更多精彩內容，也能夠訪問筆者我的專博：http://www.raymontec.com