基於TimeQuest Timing Analyzer的時序分析筆記(五)

基於TimeQuest Timing Analyzer的時序分析筆記(五) 在高速系統中 FPGA 時序約束不止包括內部時鐘約束,還應包括完整的 IO 時序約束和時序例外約束才能實現 PCB 板級的時序收斂。因此, FPGA 時序約束中 IO 口時序約束也是一個重點。只有約束正確才能在高速情況下保證 FPGA 和外部器件通信正確。本文對io約束進行簡單介紹。 一、整體時序路徑認識 TimeQues
相關文章
相關標籤/搜索