初學SDRAM筆記4--初始化時序結構體

這個結構體裏還有幾個延時沒說到，現在來看一下。 1、TRCD 行到列延遲          在發送列讀寫命令時，必須要與行有效命令有一個間隔，這個間隔被定義爲TRCD，即RAS to CAS delay，也可以理解爲行選通週期，這應該是根據芯片存儲陣列電子元件響應時間（從一種狀態到另一種狀態變化的過程）所制定的延遲。TRCD是SDRAM的一個重要的時序參數。通過查詢數據手冊可知，tRCD爲15ns

>>阅读原文<<