FPGA中加減乘除運算的注意問題

FPGA中有關加減乘除運算的位寬問題： 1：在進行加減乘除運算時必定要注意位寬，保證足夠大的位寬，防止數據溢出，若是溢出結果就會出現錯誤，尤 其是加和乘運算，必定要計算好位寬（位寬的計算能夠都取其最大值，看最大值計算後的位寬就是最大位寬，採 用這個位寬數據就溢出不了） 2：除法運算時：除法和減法都是縮小數據，獲得的最後結果若是要比原來的位寬小的時候，那取數據的低位，把 高位拋棄，取低位的位寬數和輸

>>阅读原文<<