verilog常用語法二讓您的FPGA設計更輕鬆

FPGA開源工作室 FPGA/圖像處理/創業/技能提高 關注 verilog常用語法一讓您的FPGA設計更輕鬆 條件編譯    一般情況下，Verilog HDL源程序中所有的行都將參加編譯。但是有時希望對其中的一部分內容只有在滿足條件才進行編譯，也就是對一部分內容指定編譯的條件，這就是「條件編譯」。有時，希望當滿足條件時進行編譯，而當條件不滿足是則編譯另一部分。 用verilog的generat

>>阅读原文<<