FPGA系列9——鎖存器、觸發器和寄存器的區別

鎖存器（latch）：電平觸發的存儲單元，數據存儲的動做（狀態轉換）取決於輸入鎖存信號的電平值，當鎖存信號有效時，輸出纔會隨着數據輸入發生變化；當鎖存信號無效時，輸出信號保持不變。下面列舉了SR和D鎖存器的功能表：spa 鎖存器特色：設計 鎖存器在控制信號有效時，輸出信號等於輸入信號。 因此，輸入信號的任何變化， 都將直接引發鎖存器輸出狀態的改變。這時輸入信號若發生屢次變化，輸出狀態也可能發生屢次

>>阅读原文<<