全志A33下面，講解配置LVDS時序，支持12.1寸屏

最近玩全志A33，4核芯片，跑安卓4.4，調了一把LVDS屏，給你們分享下調試過程，也給本身留個底。

一、原理圖與管腳定義

我們這個A33的LVDS使用的是LCD的接口來複用的，具體管腳分佈以下，使用的是PD18-PD27這幾個引腳； 

我這邊使用的屏是夏普的屏，型號是LQ121K1LG52，這款屏支持6/8bit 單路lvds接口。信號接口是20PIN的。管腳分佈以下圖

多說一句，這個20腳的高低電平對於LVDS輸出格式有嚴重影響，8bit模式下，20腳若是接GND或者懸空，則選擇NS模式；若是接高電平，則選擇JEIDA模式；兩種模式的區別以下圖：

我這裏板子上面，這個引腳接的是VCC，因此，使用的是JEIDA模式。

二、時序分析

在配置A33支持LVDS這一塊，全志的BSP作的至關好了，咱們只須要在一個叫作sys_config.fex的文件裏面進行修改，就能夠實現。這個文件在個人bsp裏面是在這個目錄：vendor/softwinner/tools/pack/chips/sun8iw5p1/configs/dvk3/sys_config.fex 
若是使用的BSP版本或者開發板廠家不一樣，這個路徑是有一點變化的。不過這個路徑很重要，由於開機LOGO已經開機動畫，都在這個目錄裏面；因此，若是你玩這個，你必定要知道。那麼，廢話很少說，貼圖，上時序分析：

我們這個屏的時序內容比較少，就這一點。咱們看下type裏面的內容： 
時鐘典型值爲83.5MHZ，行週期爲1680，列週期爲831，咱們能夠算得出來，83.5 * 1000 * 1000 / (1680 * 831) 約等於60HZ。因此，下面對於A33裏面的參數進行配置。

A33的LCD屏配置主要是2部分，一個是總配置，一個是具體配置，咱們分別介紹：

這部分是主要設置，說重要也不重要，你們知道下就好了，基本上不用改。下面說下重要的具體配置部分了，先看一個解釋部分的貼圖

這裏面最重要的幾個參數，在lvds下面的，就是以下： 
lcd_if, lcd_x, lcd_y, lcd_dclk_freq, lcd_hbp, lcd_ht, lcd_vbp, lcd_vt, lcd_hspw, lcd_vspw, lcd_lvds_of, lcd_lvds_colordepth, lvd_lvds_mode，主要就是這幾個參數，我這邊的配置以下，你們能夠參考

一些跟時序無關的參數，你們本身對照定義來看就能夠了，這裏就說下跟時序相關的幾個參數； 
lcd_ht = 1680這個就是上面時序圖裏面的行週期 
lcd_vt = 831這個是上面時序圖裏面的列週期 
而後lcd_hbp, lcd_hspw怎麼設計呢，lcd_hbp + lcd_hspw = 1680 - 1280，而後hbp > hspw，具體的值就隨便你設計了。 
一樣的， lcd_vbp + lcd_vspw = 831 - 800，而後vbp > vspw，具體的也是有你設計。

最下面，還有幾個lcd_pwm，以及lcd_en腳，須要對應你的原理圖，個人是這樣的

基本上，只要你的板子沒有問題，而後按照這些提到的知識點來進行配置，LVDS屏就必定搞得定。

三、結尾

這個項目進行到如今，纔剛剛開了個頭，只是把安卓環境搭建好，LVDS屏搞亮了，後面還要用模擬SPI的方式驅動TSC2046的四線電阻屏，等我調通了，就會發布出個人調試方法給你們，敬請期待。