Zynq+zcu106學習隨筆2-VCU硬件邏輯搭建

    內容主要來自官方手冊pg252-vcu。     vcu的邏輯電路還是還是很好理解，以下只記錄覺得重要的部分。     1.添加Zynq UltraScale+ VCU IP以及Zynq UltraScale+ MPSoC到block design。     2.選擇PL1 clock頻率爲333MHz,使能中斷以及4個PS-PL從接口AXI HP。     3.剩下的連接如下圖 值得注意

>>阅读原文<<