時序約束之 set_multicyle_path （2）

（本文參考xilinx官方文檔，ug903） 本文講解launch clk和capture clk在不同時鐘域的情況。分兩種情況講解，slow to fast和fast to slow，即慢時鐘到快時鐘和快時鐘到慢時鐘域。 一、slow to fast 做如下假設：Tclk1 = 3Tclk2 在默認情況下，setup edge和hold edge的關係如下： 使用如下約束： set_multic

>>阅读原文<<