基於FPGA的簡易數字時鐘

         基於FPGA的可顯示數字時鐘，設計思路爲自底向上，包含三個子模塊：時鐘模塊，進制轉換模塊。led顯示模塊。所用到的FPGA晶振頻率爲50Mhz，首先利用它得到1hz的時鐘然後然後得到時鐘模塊。把時鐘模塊輸出的時、分、秒輸入到進制轉換模塊後得到十進制的值再輸入到led顯示模塊，該project已經在FPGA開發板上親測可用。        下圖爲模塊示意圖（實際project中並沒

>>阅读原文<<