與非門實驗報告
實驗二 組合邏輯電路 一、實驗目的 1．熟悉Proteus仿真軟件的用法。 2．理解加法器/減法器的原理 3. 熟練掌握組合邏輯電路的連接與實現 二、實驗要求 1．掌握Proteus仿真軟件在Component Mode下的常用元器件及LOGICSTATE和LOGICPROBE用法 2.掌握常用中規模組合邏輯構件的使用---加法器的應用 三．實驗元件 74LS86.IEC 4個（異或門） 74
相關文章
- 1. FPGA入門實驗試驗報告
- 2. 實驗報告
- 3. 實驗五實驗報告
- 4. 實驗三實驗報告
- 5. 實驗一實驗報告
- 6. 實驗報告（實驗五）
- 7. 實驗報告二
- 8. ucoreOS_lab3 實驗報告
- 9. ucoreOS_lab7 實驗報告
- 10. ucoreOS_lab5 實驗報告
- 更多相關文章...
- • PHP 實例 - AJAX 與 XML - PHP教程
- • Memcached入門教程 - NoSQL教程
- • Java Agent入門實戰（一）-Instrumentation介紹與使用
- • Java Agent入門實戰（三）-JVM Attach原理與使用
相關標籤/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
歡迎關注本站公眾號,獲取更多信息
相關文章
- 1. FPGA入門實驗試驗報告
- 2. 實驗報告
- 3. 實驗五實驗報告
- 4. 實驗三實驗報告
- 5. 實驗一實驗報告
- 6. 實驗報告（實驗五）
- 7. 實驗報告二
- 8. ucoreOS_lab3 實驗報告
- 9. ucoreOS_lab7 實驗報告
- 10. ucoreOS_lab5 實驗報告