基於Qsys的SDRAM控制器

1.Intel FPGA中SDRAM控制器IP示意圖 相比LED/數碼管等簡單外設，SDRAM芯片配置顯得複雜許多，當然可以自行編寫狀態機實現初始化和讀寫控制，但是爲了加快開發速度，可以藉助Intel提供的基於Qsys系統的SDRAM控制器IP並進行簡單的設置來實現對外設SDRAM的讀寫操作。 PLL phase shift：使得輸入SDRAM控制器和外部SDRAM芯片的時鐘有一定的相位偏移（需要

>>阅读原文<<