【VerilogHDL】Verilog開發流程

【VerilogHDL】Verilog開發流程 1.設計規範 2.文本編輯 3.功能仿真 4.邏輯綜合 5.佈局佈線 6.時序仿真 7.編程下載 1.設計規範 制定設計規格書，在任何設計中都是首先被完成的。主要是抽象描述帶設計數字電路的功能、接口和整體結構。在此，並不需要考慮結構將如何由具體硬件電路來實現。 2.文本編輯 用任何文本編輯器都可以進行，也可以用專用的HDL編輯環境。編輯完成後的文件保

>>阅读原文<<