基於Nexys4DDR的UART實驗

板子：Nexys4DDR 軟件環境：vivado2018.2 編程語言verilog/VHDL 實驗現象如圖所示：（通過串口調試助手接收到來自開發板傳輸的數據） 開發板如圖所示：（UART發送數據時如圖所示，亮黃燈RX處表示UART正在發送數據） 本工程文件大體思路是：就是單純的控制UART發送的實驗，通過UART發送數據至串口助手。其中串口的參數如最上圖所示，波特率等。本次實驗很簡單，RTL圖沒

>>阅读原文<<