Zynq-PL中創建AXI Master接口IP及AXI4-Lite總線主從讀寫時序測試

轉載：原文  http://www.eefocus.com/antaur/blog/17-08/423751_6cc0d.html 0. 引言 通過之前的學習，可以在PL端創建從機模式的AXI接口IP核。但是從機模式是被動接收數據，而不能主動的去獲取數據，因此計劃研究一下AXI Master接口的IP核的構建方法。  1. 利用嚮導創建AXI Lite Master測試用例         在這一

>>阅读原文<<