FPGA開發中Testben讀取外部文件的方式

1. 文件讀寫的作用 爲什麼需要使用Verilog語言讀取/寫入文件呢，主要是由於我們有時候需要將數據準備和分析的工作從Testbench中隔離出來，便於協同工作，需要調試一些寄存器的值，就需要通過文本中獲取數據，然後來調試Verilog程序；這些文本信息可以通過C/C++、Excel表格、Matlab等工具，因此，在代碼測試的時候會文件的輸入和輸入的語法有助於你分析你的程序邏輯是否正確。 2.

>>阅读原文<<