AXI4總線中BVALID與BREADY中的關係

AXI4總線突發式寫時序圖： 根據資料提供的時序圖誤認爲BVALID信號在WLAST拉高後會立刻拉高一個時鐘週期，BREADY信號應該在AWVALID與AWREADY同時拉高後立即拉高，與BVALID信號同時拉低，所以用Verilog描述爲(axi_bready即爲BVALID信號)： always @(posedge M_AXI_ACLK) if(M_AXI_ARESETN == 0) axi_

>>阅读原文<<