ZYNQ隨筆——AXI4總線

時間 2020-07-23

標籤 zynq 隨筆 axi4 axi 總線欄目主板简体版

原文原文鏈接

1. AXI4通道
讀地址通道(Read address channel, AR)
寫地址通道(Write address channel, AW)
讀數據通道(Read data channel, R)
寫數據通道(Write data channel, W)
寫響應通道(Write response channel, B)
每一個通道由一個信號構成，而且使用雙向的VALID和READY握手信號機制。
2. AXI4信號定義

3. AXI4讀寫波形
AXI4突發寫波形，以下圖所示。

AXI4讀突發波形，以下圖所示。

4. AXI4-Lite
AXI4-Lite接口是AXI4接口的子集，規模較小，有以下特色：ide

全部交易的突發長度爲1
全部訪問數據的寬度相同
只支持32位或64位訪問
全部訪問AWCACHE和ARCACHE等於0
不支持互斥操做

1. ZYNQ中DMA與AXI4總線-DMA簡介
2. Xilinx AXI4總線概述
3. zynq AXI總線
4. Zedboard & Zynq 圖像採集視頻開發 (三) AXI4總線讀寫DDR
5. 深入AXI4總線- [五] AXI4的兄弟協議
6. AXI4、AXI4-Lite、AXI-Stream總線協議的簡單認識
7. AXI4 / AXI4-Lite / AXI4-Stream
8. 【FPGA——協議篇】：Xilinx AXI4總線介紹
9. 深入 AXI4 總線（二）架構
10. AXI4總線中Outstanding究竟是什麼
更多相關文章...
• C# 多線程 - C#教程
• Docker 資源彙總 - Docker教程
• Tomcat學習筆記（史上最全tomcat學習筆記）
• 適用於PHP初學者的學習線路和建議

相關標籤/搜索