多級組合邏輯電路中需要減少硬件

使用兩級邏輯時，一些邏輯函數需要大量的硬件。一個典型的例子是多輸入的異或門函數。 我們先用兩級邏輯建立一個三輸入異或門電路： 首先，我們發現對於多輸入異或門，奇數個數輸入爲真時輸出爲真。 下面是一個三輸入異或門真值表，帶圈的行輸出爲真。 我們可以讀出與或式邏輯： Y=A’B’C+A’BC’+AB’C’+ABC 沒辦法化簡，於是畫出電路（與或式）： 這樣的設計是可以的，但是過於消耗硬件器件。 實際上

>>阅读原文<<