TestBench 基本寫法與框架

Verilog硬件描述語言在數字電路的設計中使用的非常普遍，無論是哪種語言，仿真都是必不可少的。而且隨着設計複雜度的提高，仿真工具的重要性就越來越凸顯出來。在一些小的設計中，用TestBench來進行仿真是一個很不錯的選擇。VHDL與Verilog語言的語法規則不同，它們的TestBench的具體寫法也不同，但是應包含的基本結構大體相似，在VHDL的仿真文件中應包含以下幾點：實體和結構體聲明、信號

>>阅读原文<<