不想錯過個人推送，記得右上角-查看公衆號-設爲星標，摘下星星送給我！web
今天加碼放送：相量子和座標軸兩位老師齊上陣，解析華爲硬件邏輯崗和通用崗題目給到你們。
微信
讓咱們來看一下上次文末留下題目的解析（點擊查看上次解析），並在本文的文末再送上兩道題目。對於真題的解析不只適合正在找工做的畢業生，也適合明年找工做的大三或者研二的同窗們，由於還能夠經過一年的時間慢慢積累，在明年的筆試中從容應對。
華爲的硬件邏輯崗考察的題目相對較全面，涵蓋了FPGA、數字電路、模擬電路、信號與系統、數字信號處理、C語言、Verilog語言、VHDL語言等知識點，後面咱們會對整套的題目的結構作一個詳細的分析。
六、下面哪一種不是組合邏輯電路功能描述方法( )。（華爲硬件邏輯實習崗）
A 真值表 B 布爾方程網絡
C 狀態機 D 邏輯框圖app
A選項真值表是使用於邏輯中的一類數學用表，用來計算邏輯表示式在每種論證(即每種邏輯變量取值的組合)上的值。其特色就是輸入和輸出之間的關係可以一一對應，無任何延時特性，在表達組合邏輯電路關係時很是直觀。下面爲全加器的真值表：
B選項布爾方程(Boolean equation)是一類特殊方程，指布爾代數B上含有未知元的等式f(X)=g(X)，其中f(X)與g(X)均爲B上之布爾函數。經常使用於表達輸入和輸出的一種函數關係，下面爲全加器的布爾方程：
C選項邏輯框圖由許多邏輯圖形符號構成。它與真值表及布爾方程同樣，是描述邏輯函數的一種方法。在FPGA中常見於RTL視圖中最基本的層次，下面爲全加器的邏輯框圖：編輯器
D選項狀態機簡寫爲FSM（Finite State Machine），也稱爲同步有限狀態機，咱們通常簡稱爲狀態機，之因此說是同步的，是由於狀態機中全部的狀態跳轉都是在時鐘的做用下進行的，因此必須用到時序邏輯，咱們通常用狀態轉移圖描述狀態機。以下所示爲一個簡易可樂機的狀態轉移圖：
七、時序電路的通常特徵不包括( )。（華爲硬件邏輯實習崗）
A 系統的狀態保持或者變化情形取決於系統的輸入及其當前狀態
B 時序機的狀態圖和狀態表是相同的設計信息的兩種不一樣的表示形式
D 時序電路(機)的當前狀態和輸入信號決定了其下一狀態及輸出
時序電路必定須要由時鐘沿觸發的觸發器來保存數據，因此不能沒有時鐘，C選項錯誤明顯。
A、B、D選項都是和狀態機相關的描述。狀態機主要分爲Moore型狀態機和Mealy型狀態機兩大類，其共同點是：狀態的跳轉都和當前狀態與輸入有關。主要的區別在於輸出：Moore型狀態機的輸出只和當前狀態有關而與輸入無關；而Mealy型狀態機的輸出不只和當前狀態有關還與輸入有關。因此A選項系統的狀態保持或者變化情形取決於系統的輸入及其當前狀態正確。一樣D選項時序電路(機)的當前狀態和輸入信號決定了其下一狀態及輸出也正確。
狀態機不只能夠由狀態轉移圖來描述，還能夠用狀態轉移表來描述，可是狀態轉移圖的表述更加直觀，且更有利於RTL代碼的編寫，因此B選項正確。
一、若是系統使用512K*8的SRAM,那麼須要多少位的地址線和數據線？
19條地址線能夠產生最多2的19次方個地址，也就是524288，知足512K地址的要求，數據是8位，因此須要8條數據線。
解析：
8086 是lntel 第一款16位微處理器
80386，32位處理器，曾普遍應用於IBM PC機上，這些PC機被稱爲「386計算機」
四、將兩輸入的異或門做爲反相器使用時，另外一端的接法應該是：
咱們須要根據真值表，找到A和Y相反的兩行，能夠看到此時B爲1，也就是接高電平。
六、電路分析中，疊加定理很是有用，全部電路咱們均可以使用這一原理，將不一樣的電壓源或電流源分解開。
全部電路有點絕對了，疊加定理適用於由獨立源、受控源、無源器件和變壓器組成的線性網絡。
不適用於一些非線性電路，如電路中存在二極管，若是存在獨立源單獨做用時不能使二極管導通，但整個電路中二極管是能夠導通的，那麼這個電路使用疊加定理來分析就可能出錯。
七、將一個整數10002保存到內存裏，以ASCII碼形式存儲和以二進制形式存儲，佔用的字節數分別是：
字節Byte和比特bit，通常比特bit指二進制的一位，字節Byte爲8個比特bit。
ASCII碼是使用8bit也就是1個字節表示一個數字或者英文字符或者其餘字符，你們能夠參考ASCII碼錶：
那麼10002由5個數字組成，使用ASCII碼存儲方式的話佔用5個字節；10002對應的二進制位10 0111 0001 0010，有14bit，因此二進制存儲佔用2個字節。
補碼和反碼對應的英文很奇特，你們能夠注意一下，反碼爲1‘s complement，補碼是2’s complement。
在計算機中，帶符號的數通常存儲爲補碼形式，這樣也便於計算，在正負兩個數直接相加時，使用補碼進行加法計算能夠直接獲得正確的結果。
結果10010彷佛是錯的，但因爲超過了四個比特，最高位（從右開始數第5個比特）會被忽略掉，結果是0010 (2)，和咱們計算的結果同樣。
16進制轉10進制，能夠直接使用乘加計算，若16進制數從低位到高位分別爲A1 A2 A3 A4，則對應的十進制數爲：
A1+A2*16+A3*16*16+A4*16*16*16
本題中A表明10，C表明12 則本題的結果是12+10*16=172。
十一、使用帶寬爲100MHz的示波器，測試頻率100MHz，3.3V的方波信號時，示波器顯示的波形應該是（）
首先咱們須要搞清楚示波器的帶寬，示波器的帶寬指的是輸入信號的實際幅值與在示波器上顯示的幅值相比，衰減3dB時對應的頻率。也就是說100MHz帶寬的示波器，輸入100MHz信號，輸出信號的幅值會衰減3dB，也就是實際看到的幅值和原始幅值之比約爲1.41，3.3V/1.41=2.3V
另外，咱們在解析海康威視題目中曾經拓展過一個知識點，理想的方波信號不是單一的頻率，是由基波頻率和它的奇次諧波共同構成的，100MHz以上的頻率題目設置示波器是沒法抓取，因此會保留基波的正弦信號。因此答案就出來了
然而這樣就完了嗎？其實確實幫你們找到了答案，但我以爲這道題目少考慮了一個點，或者是我想多了？3.3V方波信號的基帶正弦波的幅值就是3.3V嗎？理想方波各次諧波的幅值和方波的幅值有什麼關係？
這裏做爲一個問題，咱們在下期中揭曉答案
。
這是運放的基礎知識，理想運放輸入阻抗無窮大，輸出阻抗爲零。
對於輸入阻抗、輸出阻抗你們瞭解多少呢？爲何理想運放輸入阻抗要無窮大呢？又或者你瞭解示波器表筆的輸入阻抗嗎？下次解析我將會和你們分享我對這些的理解，敬請期待。
課後做業：
下一期咱們將對下面的題目進行詳細的擴展解析，你們能夠提早作一下，敬請期待…… （還會增長）
一、組合邏輯電路消除競爭冒險的方法有( )。（華爲硬件邏輯實習崗）函數
A 在輸出端接入濾波電容 測試
B 後級加緩衝電路 flex
C 屏蔽輸入信號的尖峯干擾 spa
二、關於2019:1的MUX，下列描述哪一個正確( )。（華爲硬件邏輯實習崗）.net
A 輸出爲1路
B 選擇字爲2019位
C 輸入爲2048路
D 以上皆對