ddr控制器隨筆

下圖是依據使用過的cadence ddr controller IP畫出的SOC中常用的ddr controller的結構圖。 ddr控制器的數據和指令輸入來自AXI Bus，AHB Bus等，它們連接的是訪存指令的發起方，如CPU, GPU, DMA控制器等。ddr控制器輸出的數據和指令通過DFI連接的ddr phy訪問外設ddr sdram。 下面對Arbiter和Command Queue

>>阅读原文<<