FPGA設計——圖像處理(高斯濾波)

1. 概述 本設計採用FPGA技術，實現CMOS視頻圖像的高斯濾波，並通過以太網傳輸(UDP方式)給PC實時顯示。 2. 硬件系統框圖 CMOS採用MT9V011(30萬像素)，FPGA採用ALTERA公司的CYCLONE IV，以太網卡採用REALTK公司的100M網卡芯片，硬件框圖如下： 硬件平臺採用ETree的FPGA開發板，如下圖所示： 3. 算法原理 均值濾波開的3×3矩陣加權係數爲全1

>>阅读原文<<