基於Cadence Virtuoso 設計平臺的單片射頻收發集成電路的設計過程

時間 2019-11-11

標籤基於 cadence virtuoso 設計平臺單片射頻收發集成電路過程简体版

原文原文鏈接

引言html

在當前通訊市場的帶動下，通訊技術飛速向前發展，手持無線通訊終端成爲其中的熱門應用之一。所以，單片集成的射頻收發系統正受到愈來愈普遍的關注。典型的射頻收發系統包括低噪聲放大器(LNA)、混頻器(Mixer)、濾波器、可變增益放大器，以及提供本振所需的頻率綜合器等單元模塊，如圖1 所示。對於工做在射頻環境的電路系統，如2.4G 或5G 的WLAN 應用，系統中要包含射頻前端的小信號噪聲敏感電路、對基帶低頻大信號有高線性度要求的模塊、發射端大電流的PA 模塊、鎖相環頻率綜合器中的數字塊，以及非線性特性的VCO等各具特色的電路。衆多的電路單元及其豐富的特色必然要求在這種系統的設計過程當中有一個功能豐富且強大的設計平臺。在綜合比較後，本文選定了Cadence Virtuoso 全定製IC 設計工具。前端

圖1 典型的射頻收發系統web

Virtuoso 是Cadence 公司推出的用於模擬/數字混合電路仿真和射頻電路仿真的專業軟件。基於此平臺，Cadence 公司還開發了面向射頻設計的新技術，包括射頻提取技術、針對無線芯片設計的兩個新設計流程。不只如此，目前的Virtuoso 已經整合了來自合做夥伴安捷倫、CoWare、Helic 和Mathworks 等公司的技術，射頻設計能力大爲加強。使用該項新技術，能夠減小設計反覆，並縮短產品上市時間。其AMS 工具能夠實現自頂向下、數/模混合的電路設計；Composer 工具能夠方便地進行電路設計的輸入和管理；Spectre/SpectreRF 仿真器精度高，適合不一樣特色的電路設計；Layout工具包含了佈局、交叉參考、佈線、版圖驗證、參數提取等功能；此外，Virtuoso能進行可靠的後仿真和成品率控制。後端

基於Virtuoso 的行爲仿真和系統規劃設計模式

射頻收發系統的設計最終可否成功，以及模塊指標分配是否合理可行，都有賴於具體電路設計以前對系統的行爲建模和計算，即所謂的行爲仿真。這也是自頂向下設計模式的關鍵一步。Cadence 內置的Verilog-A 和VHDL仿真器，以及混合輸入模式的仿真方法提供了這種可能性。並且，Cadence 軟件免費提供了大量的行爲模型供選擇使用，對於射頻系統設計，所要作的就是調用並設定各個模塊預期的指標要求，經過仿真很快就能獲得系統的行爲特徵。根據要求能夠方便地修改各個模塊的指標從新仿真，直到系統的行爲知足要求爲止。以接收機爲例，接收系統如圖2所示。每一個模塊的指標設定很是具體，如輸入輸出阻抗、增益、隔離度、噪聲係數NF、線性度IP三、直流偏移IP2等。仿真完成後，每一個模塊的指標分配任務也同時完成。工具

每一個模塊用具體電路實現後能夠逐一取代相應的設計模塊，進行系統仿真，能夠看出每一個模塊是否知足系統的須要，進而評估每一個實際模塊對系統性能的影響。

基於Virtuoso Spectre/SpectreRF 的電路模塊佈局

仿真設計性能

基於上述的行爲仿真結果和指標分配結果，能夠劃分系統模塊設計任務，對每一個單元塊分別進行設計仿真。測試

LNAspa

LNA 是射頻接收機最前端的一個有源部件，它決定了系統的噪聲性能。對它的要求主要是具備儘可能低的NF 和足夠的功率增益、好的輸入匹配，其次是高線性度和隔離度。其電路如圖3所示。利用Spectre 的SP 分析或SpectreRF 的PSS+Pnoise 分析均可以進行NF分析。還能夠利用NFmin 的結果來挑選晶體管的尺寸，以使最優源阻抗知足最小的噪聲要求。

圖2 LNA 電路原理圖

Mixer

混頻器是收發機的核心，因爲完成的是變頻工做，其主要仿真方法需採用SpectreRF 仿真器。混頻器的增益、NF 等與輸入輸出有關，但輸入和輸出工做在不一樣的頻段上，每每要在PSS 分析的基礎上進行其它分析才能獲得正確結果，如PSP、Pnoise、PAC 等。混頻器的結構是典型雙平衡吉爾伯特。

VGA

基帶VGA 因爲頻率低、增益大，所以對噪聲要求不高，主要是對線性度、增益等指標有較高的要求，SpectreRF 的PSS 掃描能夠方便地對模塊的輸入進行掃描並自動對掃描曲線做延長，直接標示出線性度P1dB 和IIP3 的交點位置及數值大小，很是方便直觀。這種方法與傳統的two tone 測試相比更加靈活高效。VGA 在不一樣增益狀態下的IIP3 指標的仿真只需把控制寫成變量，在ADE 環境中進行掃描變量的值便可完成。所得的結果能夠方便地進行比較分析。經過調整能夠得到理想的VGA 電路。甚至能夠把ADE下的各類設置保存成ocean 的腳本文件，利用腳本的自動運行，只要事先安排好各類仿真任務，Cadence就能自動完成各項仿真並保存數據結果。對數據進行比較分析後能獲悉電路的性能，以此爲指導逐步改進，即可得到一個知足系統須要的電路模塊。

PLL 模塊

PLL 各模塊的仿真是一個比較有挑戰性的任務，PLL 自己是一個數字/模擬混合的模塊，可是通常都用模擬的方式設計各個模塊。PLL 的仿真包含了上百項指標的測試工做，這些仿真要用到幾乎全部Spectre 和SpectreRF 的仿真工具。以其中VCO 和CP 的仿真爲例，VCO非線性的工做特色決定了它的噪聲計算不能以小信號的方式進行，採用PSS+Pnoise的方式則能夠準確地仿真VCO 的相位噪聲性能。經過掃描能夠獲得VCO 的頻率調諧增益Kvco。

電荷泵輸出電流特性是衡量CP 性能的經常使用曲線，CP 決定了PLL 環路的增益和帶內噪聲性能。經過掃描也能夠容易地獲得CP 在不一樣狀態下電流源的恆流和匹配特性。

以上所述是射頻接收機幾個典型單元模塊的電路設計仿真過程。系統各個單元塊的仿真是能夠同時展開的，完成的模塊能夠隨時代入行爲系統來驗證設計結果。通過若干次反覆修改與驗證，最終能夠獲得符合要求的接收系統。

溫度分析

要保證最終系統設計的可靠性和成品率，很關鍵的一步是在各個單元塊的設計中進行溫度、極端狀況等分析。這些功能能夠在Cadence Virtuoso中經過設置不一樣的仿真溫度、經過仿真模型的Corner 設置，以及直接使用其提供的MonteCarlo 仿真工具來進行。

射頻收發系統的總體電路仿真

各個模塊電路分別設計驗證完成之後，就能夠把全部模塊連成系統，並加上PAD、ESD 等構成一個完整的芯片系統，如圖4所示。對這個系統加上激勵進行仿真測試，如圖5所示，能夠對整個系統電路進行仿真。若是仿真計算所用的硬件資源足夠大，能夠直接對系統進行tran、SP、PSS，以及PSP、Pnoise、PAC 等分析，得到整個芯片的性能。若是資源不足，則能夠考慮對系統按功能進行分組、分塊仿真。因爲分出的塊之間相對獨立，所以總體系統的特性與分塊仿真差異不大。

版圖設計與後仿真

在各模塊的設計指標知足自身及系統要求的基礎上能夠開始各個模塊的版圖設計，如圖6所示。首先利用Layout-XL 的元件調入功能能夠直接由原理圖調入版圖元件，進行各個模塊的粗略佈局，主要是安排與其它模塊的鏈接端口以及一些重要元件的預佈局。而後從系統上將全部模塊的預佈局調入進行總體佈局考慮。利用Virtuoso Layout 工具所具備的層次化管理和操做的特性，能夠對每一個模塊的安放及其與其它模塊的銜接進行系統考慮。

圖3 單片射頻收發芯片版圖設計

系統佈局之後，將邊界條件分配給每一個模塊。在模塊單獨的佈局過程當中要遵照其邊界約定。版圖進行到必定階段後，便可以調入到系統版圖中來檢查，隨時做必要的調整以知足每一個模塊的具體狀況。

具體版圖繪製過程當中能夠充分利用Virtuoso 版圖工具的強大功能，好比充分發揮快捷鍵功能可使版圖設計流暢高效；利用Layout-XL 的交叉參考能夠隨時發現錯誤的連線或因疏忽形成的短路；利用DRD 的實時規則檢查能夠避免絕大多數違反設計規則的布圖。

版圖的規則檢查能夠採用Virtuoso 的Diva 工具， DRC、LVS、Extract 等工做均可以在其友好的界面下完成。對於射頻電路版圖元件數規模不大的特色，利用Diva 完成絕大部分工做是很合適的。若是想進一步提升版圖提取和後仿真的精確度，能夠考慮採用Assura 工具來進行。

結語

本文詳細討論了基於Cadence Virtuoso 設計平臺的單片射頻收發集成電路的設計過程。討論了利用Virtuoso 工具完成的自頂向下、從系統到模塊、從前端都後端的整個設計步驟，直到實現一個完整的射頻芯片。能夠看出，Virtuoso 平臺工具在IC 設計的各個階段所發揮的重要做用。

文中所述的單片射頻芯片設計中所採用的Virtuoso工具只是Virtuoso 家族中最經常使用的幾個工具，依靠他們的強大功能足以完成複雜的射頻系統設計，是性價比較高的一種解決方案。若是再結合Virtuoso 的AMS、UltraSim、VoltageStorm、ElectronStorm等工具，將會使設計效率更高，設計更精確。