VerilogHDL編譯預處理

編譯預處理語句 編譯預處理是VerilogHDL編譯系統的一個組成部分，指編譯系統會對一些特殊命令進行預處理，然後將預處理結果和源程序一起在進行通常的編譯處理。以」`」 (反引號)開始的某些標識符是編譯預處理語句。在Verilog HDL語言編譯時，特定的編譯指令在整個編譯過程中有效(編譯過程可跨越多個文件)，直到遇到其他不同的編譯程序指令。常用的編譯預處理語句如下： (1)`define,`un

>>阅读原文<<