半導體存儲芯片的基本機構

針對主存儲器的邏輯結構，如下圖 需要明確一些概念 存儲矩陣 由大量的相同的位存儲單元陣列夠成 譯碼驅動將來自地址總線的地址信號，翻譯成對應存儲單元的選通信號，該信號在讀寫電路的配合下完成對被選中單元的讀/寫操作。 讀寫電路包讀出放大器和寫入電路，用來完成讀/寫操作 讀寫控制線決定芯片是進行讀/寫操作，以及何時讀/寫操作 片選線確定哪個存儲芯片被選中，可用於容量擴充。如地址線10根，數據線是8根，則

>>阅读原文<<