2 Verilog語法的基本概念—概述

Verilog HDL 描述的電路設計就是該電路的Verilog HDL 模型，也稱爲模塊。Verilog HDL既是一種行爲描述的語言（描述電路功能行爲的模塊）也是一種結構描述語言（描述元器件或較大部件互聯的模塊）。如果按照一定的規則和風格編寫，功能行爲模塊可以通過工具自動轉換爲門級互聯的結構模塊（行爲模塊能轉換爲門級模塊）。Verilog 模型根據實際電路的不同級別抽象分爲5種： 2.1Ver

>>阅读原文<<