CTS時鐘樹綜合一0225/2019

一.芯片設計中時鐘分爲兩類：真實時鐘/虛擬時鐘，真實時鐘分爲兩種模式：1.時鐘樹綜合前沒有延時的理想時鐘（ideal clock）2.時鐘樹綜合後的傳播時鐘（propagated clock）;對於某個不含PLL的設計模塊，其信號來自於頂層芯片，我們就定義爲虛擬時鐘。 二.時鐘樹綜合與標準設計約束文件 時鐘樹綜合需要對期望實現的參數做出定義，這些參數通過「時鐘樹約束文件」提供； 時鐘樹約束文件中首

>>阅读原文<<