【 Vivado 】輸入延遲約束實例

上篇博文講了輸入延遲約束（ Input Delay Constraints）：輸入延遲約束（Constraining Input Delay） 這篇博文講解具體的實例，通過實例去學習是最有效果的。 實例1 如圖1所示系統，以太網PHY芯片與FPGA相連，分爲三組接口：   RX接口：時鐘RXCK和數據RXD；  TX接口：時鐘TXCK和數據TXD；   MII管理接口：時鐘MDC和數據MDIO。

>>阅读原文<<