Virtex中的ChipScope Pro調試設計、相關IP 核

ChipScope Pro調試設計 在傳統的FPGA設計中，調試時大都採用示波器和邏輯分析儀。FPGA和PCB設計人員保留一定數量FPGA引腳作爲測試引腳，FPGA設計者在編寫FPGA代碼時，將需要觀察的FPGA內部信號定義爲模塊的輸出，在綜合實現時再把這些信號鎖定到保留的測試引腳上，最後連接示波器或邏輯分析儀的探頭到這些測試腳進行觀測。這個測試方法存在很多侷限性，成本高、靈活性差、操作麻煩。成本

>>阅读原文<<