32-1MUX

如下圖，有32bit輸入分佈在一個芯片的四周，請設計一個合理結構的32-1MUX，給出結構框圖以及其相應的verilog實現 分析如下 距離近的4組分別組合，然後距離近的一個角的兩大組分別組合，最後4個統一 代碼如下 module MUX32_1(sel32, i32, o32) begin input [4:0] sel32; input [31:0] i32; output o32; wi

>>阅读原文<<