FPGA設計——CMOS圖像採集與以太網傳輸顯示(MT9V011)

1. 概述 本設計採用FPGA技術，將CMOS攝像頭(DVP接口)的視頻數據採集，並通過以太網傳輸(UDP方式)給PC機，上位機DEMO通過套接字編程，將視頻實時顯示在屏幕上。 2. 硬件系統框圖 CMOS採用MT9V011(30萬像素)，FPGA採用ALTERA公司的CYCLONE IV，以太網卡採用REALTK公司的100M網卡芯片，硬件框圖如下： 硬件平臺採用ETree的FPGA開發板(某寶

>>阅读原文<<