【 Sublime Text 】如何使用Sublime Text直接生成Verilog例化模板

目錄 背景 具體實現方式 其他方法 參考鏈接 背景 可以這麼說，我們使用Sublime Text來編寫Verilog代碼最希望擁有的功能也就是自動生成Verilog例化模板，這也是我準備棄用notepad++，而轉向Sublime Text的主要原因。 具體實現方式 生成例化模板的功能可以用過插件來實現： 插件下載地址：插件下載官網 如下圖： 輸入Verilog可見： 可以根據需要下載，其他插件下

>>阅读原文<<