vivado調試經驗，存在兩個頂層文件

zynq芯片在vivado環境下，很方便。由於vivado軟件自己的bug，也遇到一些問題。這個存在兩個頂層文件就是其中一個。 在進行綜合的時候不會報錯誤，等到生成bit的時候無法完成。 出現兩個頂層文件如下面示意圖： 這個示意圖是已經修改好的，出現問題時，在design_1_wrapper這一級還會有另外一個v文件，造成多個頂層文件。 解決辦法是，先建立arm硬盒的系統及外圍設計，generat

>>阅读原文<<