國產FPGA概況 - JavaShuo

時至今日，無論從國際形勢仍是國家對於「中國芯」的扶持，「國產化」這一話題愈來愈要付出實踐，對於FPGA這一「萬能芯」也是不少企業會優先考慮的。html

從華爲被「卡脖子」到集成電路正式成爲國家學科，都能看出國家對於國產芯的迫切發展，今天就來簡單總結下國產FPGA這一「萬能芯」的發展概況。前端

下面排名不分前後：

西安智多晶微電子有限公司

1.1 公司簡介

西安智多晶微電子有限公司，成立於2012年，總部位於西安，北京設立有EDA軟件研究中心。創始團隊擁有三十多年豐富的FPGA設計製造經驗，曾就任於海外該領域領先企業，並擔任多個專業方向技術帶頭人。核心團隊來自於國內各知名院校和優秀的FPGA研發團隊，是國內目前集硬軟件設計、生產、銷售最具競爭力的高科技企業。

公司專一可編程邏輯電路器件技術的研發，併爲系統製造商提供高集成度、高性價比的可編程邏輯器件、可編程邏輯器件IP核、相關軟件設計工具以及系統解決方案。賦能產業，「芯」系將來，是智多晶的奮鬥願景，團隊致力於在LED驅動、視頻監控、圖像處理、工業控制、4G/5G通訊網絡、數據中心等各行業應用充分發揮FPGA的方案優點，以市場和客戶爲導向，幫助合做夥伴提高其核心競爭力。

公司目前已實現55nm、40nm工藝中密度FPGA的量產，並針對性推出了內嵌Flash、SDRAM等集成化方案產品，截至2018年已批量發貨2KK片。經過嚴謹科學的設計，360度圍繞客戶的技術支持及服務，以及貫穿全流程的高標準測試管理，咱們正在爲更多的行業合做夥伴提供最符合需求的高性價比FPGA總體解決方案。

官網：http://www.isilicontech.com/page29

1.2 FPGA系列

種類	工藝	概述
Seagull 1000 系列CPLD	0.162um	見1.2.1
Sealion 2000 系列FPGA	55nm	見1.2.2
Seal 5000系列FPGA	28nm	見1.2.3

1.2.1 Seagull 1000 系列CPLD產品特性

● 採用0.162um的低功耗技術工藝，正向自主研發的構架設計，提供64-256宏單元陣列產品

● 採用先進的嵌入式閃存（eFlash）的低功耗存儲單元，具有數據加密功能

● 最大頻率Fmax=322MHz，3.5ns快速輸入輸出（I/O）引腳延遲

● 每一個輸出可高達80 PTs，高達四個整體OE控制，四個專用整體時鐘輸入接口，每一個宏單元都具有時鐘、輸出、使能設置/復位智能控制組合及在功能模塊間共享

● 豐富輸入資源（36輸入邏輯塊），提供狀態機及計數器設計，個別地方OE控制每一個I/O引腳

● 核心操做電源爲3.3V和1.8V，使用符合IEEE 1532接口的3.3V/1.8V 在系統可編程（In-System Programmable，ISP)

● 低功耗：靜態電流1.0mA @1.8V，是功耗敏感的應用的最佳解決器件

● 多功能可編程輸入輸出接口，支持3.3V, 2.5V or 1.8V I/O電源

1.2.2 Sealion 2000 系列FPGA產品特性

● 採用55nm的低功耗技術工藝，正向自主研發，先進的低成本、低功耗FPGA架構

提供 4K到25K的查找表邏輯單元，單一封裝集成了2M*32 bit Synchronous DRAM（SDRAM）

嵌入式高速雙接口存儲器（dual port SRAM/FIFO Block ）(真雙端/僞雙端）

內置多個18×18/9×9可串行乘法器以及算術邏輯單元（ALU），可作兩層疊加實現DSP處理的應用

● 內置2個鎖相環（PLL）和2個延時鎖相環（DLL），提供倍頻、分頻、相位轉移等系統時鐘功能

● 通用輸入輸出端口支持高速存儲器界面, DDR、DDR2

支持 400Mbps DDR2界面，DQS 輸入端90 度相位轉換

DQS輸入端到系統時鐘接軌（clock domain transfer），1:4 and 4:1 串行並行轉換（Serializer / Deserializer）

● 通用輸入輸出端口，支持800Mbps LVDS

支持低壓差分信號傳輸接口（LVDS ）800Mbps

時鐘延遲匹配電路，7:1 LVDS 界面

● 芯片性能可以與Spartan-6/Cyclone-4系列的FPGA芯片相匹配

1.2.3 Seal 5000 系列 FPGA概述

Seal 5000 FPGA一樣採用正向設計，芯片軟件設計流程和ISE/Quartus II/Diamond 相似，包括綜合、約束、佈局佈線、下載編程等。智多晶的芯片使用自主研發的FPGA開發軟件「HqFpga」, 完成綜合、佈局佈線、時序分析、配置編程和片內邏輯分析。智多晶的Seal 5000系列FPGA芯片，在性能上可以與Virtex-7系列的FPGA芯片對標。

Seal 5000 系列FPGA爲高性能邏輯設計人員、高性能DSP設計人員和高性能嵌入式系統設計人員提供了知足邏輯、DSP、軟/ 硬微處理器和鏈接功能的需求的最佳解決方案。

Seal 5000 FPGA器件系列特性

● 自主研發，先進的低成本、低功耗的FPGA架構

基於28納米技術工藝（28nm），20K到200K的查找表邏輯單元

嵌入式高速雙接口存儲器（dual port SRAM/FIFO Block）（真雙端/僞雙端）

內置多個with pre-adder 18 × 18 /9×9 可串行乘法器以及算術邏輯單元（ALU），可作兩層疊加實現DSP處理的應用，頻率高達500MHZ。

● 內置鎖相環（PLL）提供倍頻、分頻、相位轉移、spread spectrum等系統時鐘功能

● 通用輸入輸出端口支持高速存儲器界面，SDR、DDR二、DDR三、LPDDR二、LPDDR3

支持 1.2Gbps DDR3界面，DQS 輸入端90 度相位轉換

DQS輸入端到系統時鐘接軌（clock domain transfer），1:4 and 4:1 串行並行轉換（Serializer / Deserializer）

● 通用輸入輸出端口，支持1.2 Gbps LVDS

支持低壓差分信號傳輸接口（LVDS）1.2Gbps

● 高速串行並行接口(SERDES)：

4個通道的嵌入式 SERDES 支持 6Gbps 全雙工串行（ full-duplex ）協議

內置物理編碼子層（Physical Coding Sublayer 、PCS）

支持經常使用的數據協議，包括PCI Express、千兆以太網（GbE, SGMII）、XAUI、SRIO、CPRI、 OBSAI、SD-SDI 和HD-SDI.

● 支持商業與工業溫度等級

1.3 EDA軟件與License

我在官網沒找到相關的EDA軟件和License介紹，可是在web

北京飄石科技有限公司（http://www.uptops-dt.com/nd.jsp?id=46#_np=2_302）（兩家公司關係下面會介紹）提供了下載連接和評估版本，可是不清楚爲何不在本身官網集成或者添加連接。算法

下面開始使用一下HqFPGA。數據庫

轉自： https://zhuanlan.zhihu.com/p/32061948

有了自家的FPGA，沒有本身的綜合工具怎麼辦，那也沒人願意使用啊。智多晶找到了國內一家專業作FPGA綜合工具的公司---北京飄石科技有限公司（北京飄石官網），而後創建合做。在我實習期間，該公司已和智多晶商洽併購事宜，目前從飄石官網來看，產品沒有更新了，估計已經被智多晶拿下了，成爲智多晶不可分割的一部分。智多晶FPGA綜合工具名爲HqFpgaXIST，咱們本身稱爲HQ。編程

國內外大多數FPGA軟件是單點工具的堆集，雖然這些單點工具也「集成」在一個軟件系統中，但工具之間只能經過文件接口來傳遞設計信息，形成工做重複、運行時間長、一致性差、沒法全局優化等問題。HqFpga在單一的可執行文件中集成了RTL-to-FPGA的全部功能。各功能模塊共享統一的數據模型、器件模型及時序分析引擎，從而得以完成簡單、快速、高效及優化的FPGA開發。安全

具體有哪些特點呢？

1.FPGA 資源感知綜合(Resource Aware Synthesis)

●表達式優化

●資源共享

●FSM優化

●MUX優化

●片上專用資源推斷與映射

2.時序驅動(TimingDriven)優化

●組合邏輯優化、寄存器優化

●映射、組裝、佈局、佈線

3.邏輯與物理優化

●時鐘感知佈局(Clockaware placement)

●次級時鐘網絡優化

●物理綜合

4.RTL級別調試

●直接在RTL源代碼上選取信號

●「所見即所得」

●更用戶友好

5.豐富的調試手段

●多種觸發條件

●多種採樣深度

●不一樣採樣位置

●波形顯示

6.基於標準JTAG接口

7.支持遠程調試

8.與開發環境無縫集成

固然有些功能是剛作出來，只能達到功能實現，尚未很好的交互，好比Insight（該功能相似於邏輯分析儀，徹底自主開發，不是像quartus的signaltap是從綜合網表級抓取信號，而是直接在RTL級抓取信號）目前用於簡單調試可行，太龐大的工程還不能很好的支持。服務器

HQ風格是這樣的。

還能夠是這樣的。HQ支持兩種界面，前圖爲標準界面，也就是默認界面，你點擊左上方「C」按鈕便可切換爲後圖傳統視圖風格，你喜歡怎樣就怎樣，我的比較喜歡第一種標準視圖風格，簡潔乾淨，主視圖區三個大大的標誌從左往右走完，便可完成從RTL--->bitstream（下載文件）的全過程。同時支持腳本操做，是標準的tcl，這個在FPGA開發的時候真是良心設計（給讚了）。微信

說到綜合器，必然會考慮其性能，尤爲是編譯速度，畢竟像vivado這樣的巨無霸等起來均可以來局王者農藥了。我這裏拿我作過的一個攝像頭+VGA+LCD的工程來測試一下。具體軟件操做這裏不作詳細介紹，能夠從下圖所示位置查看用戶手冊，比較全面，尤爲是命令方式操做。網絡

先上幾幅圖來感覺一下軟件的風格，您確定會以爲和市面上各大佬的風格徹底不一樣。

新建工程後，是這樣添加源文件的。新建工程的時候須要選擇具體哪一款FPGA。

工程文件添加好之後，以此點擊點擊工做區的那三個大按鈕，就能夠完成編譯和綜合工做。在主視圖去下方能夠看到編譯信息。若是有錯誤一樣會提示，只不過目前不是很完善，沒法雙擊錯誤提示信息進行定位，可是提供了行號，也比較方便。能夠經過點擊主視圖區中小按鈕進行信息查看。

好比綜合信息查看，還能夠在工程文件夾下找到該記錄文件。

好比時序約束文件的創建或導入，時序約束文件是標準的.sdc文件。

好比資源利用查看。

好比佈局狀況查看，可放大縮小，使用和quartus的差很少，不過HQ更簡潔，也意味着功能還不是能強大，好比沒有邏輯鎖定功能。

好比綜合後個單元位置信息。

好比資源利用統計簡報。

好比綜合後生成的ncl網表文件，直接能夠查看，尤爲是在時序過不去的時候，須要手動佈局能夠用這個文件。最後就是生產比特流，做爲下載文件。目前下載文件格式是.svf。該版本HQ還不能支持下載，須要ispLEVER中的SVFdebug插件進行文件下載。

這是在傳統視圖模式下的狀況，和普通工具類軟件差很少，左邊工程目錄，右邊編輯區。標準和傳統兩種視圖能夠任意切換，溜溜的。

看了這麼多圖片，相信您已經感受到了HQ和別家綜合器的不一樣之處了，那麼HQ性能如何呢？咱們能夠查看綜合信息來一探究竟。

從上圖能夠看到這個過程只花費了67s就生成了比特流下載文件，個人筆記本是i3處理器，用了5年了，反正很卡。那麼這個表現到底怎麼樣呢？因爲HQ還不是很完善，尤爲是調試部分的功能，因此在作這個工程以前是用altera的cyclone4進行實現，而後移植到智多晶的FPGA上，幸虧這個工程尚未刪除，因此我用quartus進行綜合，看看兩者的差異。

不知道圖片右下角的時間您能不能看清，我專門標註了，4分31秒。HQ用的時間67秒，是quartus的1/4，這個數據可能和電腦有很大關係，可是我是在同一臺機子上作的測試，因此比較可信。

這或許是由於HQ如今還有一些功能不具有，致使其綜合速度完勝quartus。可是也有一些必然因素。我在實習期有幸和飄石公司的技術大拿由於項目交流過，他主要負責HQ中bitstream的生成，從他那裏瞭解到HQ所用的佈局佈線的算法以及下載文件生成的算法和ISE、vivado、quartus、diamond以及synplify（綜合部分算法）不一樣，具體有哪些不一樣我也不清楚，畢竟綜合器裏面全是算法密集區，可是能夠經過HQ綜合過程的打印信息能夠大概知道RTL到bitstream這個過程經歷了哪些環節，十分詳細，若是您有興趣能夠仔細研究，包括HQ綜合後的時序報告，我的以爲比Timequest好用不少，而且時序報告很直觀。

紫光同創

2.1 公司簡介

深圳市紫光同創電子有限公司，系紫光集團下屬公司，專業從事可編程邏輯器件（FPGA、CPLD等）研發與生產銷售，是中國FPGA領導廠商，致力於爲客戶提供完善的、具備自主知識產權的可編程邏輯器件平臺和系統解決方案。

紫光同創註冊資本4億元，總投資超過15億元，是國家高新技術企業，擁有高中低端全系列產品，產品覆蓋通訊、網絡安全、工業控制、視頻監控、汽車電子、消費電子、數據中心等應用領域。

紫光同創立足中國大陸，總部設在深圳，擁有上海、北京、成都等分公司，公司人數超過450人、研發人員佔比超過85%，擁有專利近200項、核心專利佔比超過85%。

官網： https://www.pangomicro.com/about/introduction/index.html

2.2 FPGA系列

種類	工藝	概述
Titan系列系列FPGA	40nm	見2.2.1
Logos系列FPGA	40nm	見2.2.2
Compact系列CPLD	55nm	見2.2.3

2.2.1 Titan系列FPGA產品特性

Titan系列是中國第一款國產自主產權千萬門級高性能FPGA產品，採用40nm CMOS工藝和自主產權的體系結構，普遍適用於通訊網絡、信息安全、數據中心、工業控制等領域。

· 高達174K等效LUT4邏輯單元

· 40nm工藝;自主的LUT5架構;創新的軟硬件一體化開發流程

· 系統最高頻率500MHz，塊存儲器資源高達9Mbit

· 支持多種高速IO接口：SERDES速率5.0Gbps；

· DDR3速率800Mbps；

· LVDS速率800Mbps；

· PCIE Gen2x4

2.2.2 Logos系列FPGA產品特性

Logos系列FPGA採用40nm CMOS工藝和全新LUT5結構，集成RAM、DSP、ADC、Serdes、DDR3等豐富的片上資源和IO接口，具有低功耗、低成本和豐富的功能，爲客戶提供高性價比的解決方案，普遍應用於工業控制、通訊、消費類等領域，是客戶大批量、成本敏感型項目的理想選擇。

· 40nm工藝，低成本、低功耗

· 12K~100K LUTs

· 靈活可編程的CLM，每一個CLM包含4個LUT5和6個寄存器

· 支持RAM軟錯誤檢測與糾錯功能

· 提供DDR3 800Mbps

· 支持多種標準IO，LVDS、MIPI接口

· LVDS最高速率800Mbps

· SERDES速率高達6.375Gbps

· 集成ADC硬核

· 先進的256-bit AES加密

2.2.3 Compact系列CPLD產品特性

Compact系列CPLD產品，採用55nm eFlash工藝和自主產權體系結構，知足低功耗、低成本、小尺寸的設計要求，適用於系統配置、接口擴展和橋接、板級電源管理、上電時序管理、傳感器融合等應用需求，普遍應用於通訊、消費電子、無人機、工業控制等領域。

· 55nm eFlash工藝，非易失可編程器件

· 1K~10K LUT4邏輯單元，支持3.3/2.5V內核、或1.2V低電壓內核

· 支持MIPI、LVDS、I2C、SPI、OSC、RAM、PLL等

· 支持RAM軟錯誤檢測與糾錯功能

· 支持Dual Boot功能，勿需外掛Flash

· 支持後臺更新，禁止回讀等功能，安全性高

· 用戶IO高達383個

· 封裝小至2.5mm x 2.5mm

1.3 EDA軟件與License

Pango Design Suite是紫光同創基於多年FPGA開發軟件技術攻關與工程實踐經驗而研發的一款擁有國產自主知識產權的大規模FPGA開發軟件，能夠支持千萬門級FPGA器件的設計開發。該軟件支持工業界標準的開發流程，可實現從RTL綜合到配置數據流生成下載的全套操做。

官方能夠下載相關的軟件和申請license，這一點比較友好。

轉自：https://zhuanlan.zhihu.com/p/31918794

PDS軟件以下圖。

這是PDS 2017.1的界面

這是ISE14.7的界面

這是Vivado 2017.3的界面

這是Quartus II 13.0的界面

恩，相信已經有朋友看出來了，PDS這個界面還真和ISE有點神似，不過類似不要緊，看着還算簡潔，並且PDS的軟件安裝包只有三百多兆，比起其餘幾款都小了不少，多是紫光的產品還比較少吧，據我所知，目前紫光只有兩款FPGA，X家和A家多的都數不過來了。PDS在編譯速度上仍是比較慢的，我用個人i3低功耗筆記本實測幾款主流綜合工具，對於一個流水燈來講。ISE14.7和QuartusII13.0可能不到一分鐘就編譯完成，Vivado多是因爲內部算法的不一樣，會有2-3分鐘的時間，PDS我沒有掐表，目測五分鐘是有了。不過對於工程量大的設計，PDS的速度也沒有很明顯的降下來，咱們比賽作的項目最後的大工程，我電腦用ISE14.7跑了有二十分鐘吧，PDS用的時間少了一點。綜合來講PDS在編譯速度上基本與ISE14.7持平，小工程ISE14.7完勝，大工程PDS略佔便宜。畢竟ISE已經停更了麼。固然在人性化設計和美觀上評價，我認爲ISE仍是好，也多是我用習慣了吧。

對於軟件還有不少地方須要說說，好比咱們要看本身寫的代碼的原理圖的話，ISE上直接點擊Synthesize-XST下的View RTL Schematic即可直接打開，那麼PDS呢，須要從新打開一個新的界面（貌似是一個軟件），而後才能查看。

引腳分配文件的話，PDS後綴爲fdc，打開文件裏面是這樣的。

ISE是這樣的，恩仍是ISE的好修改，好看。

IP調用界面的話，恩都差很少，都不怎麼好看。

可是紫光的IP使用的話，我是必需要吐槽一下了，首先來講說PLL IP Core的調用，我對於X家和A家的軟件的話，我使用的時候感受很便捷，填寫輸入時鐘，直接填寫輸出時鐘，而後直接輸出，至於相位偏移和佔空比也是能夠直接調的。PDS來了。

上圖中的1部分是輸入時鐘的，2部分是輸出時鐘的，那麼下面第3部分就是用2部分倍頻的時鐘再分頻出來，輸出你要的時鐘，也就是說，好比你須要75Mhz，那麼保證是整數分頻的話，你須要首先最少須要倍頻到150Mhz而後對150Mhz的時鐘進行3分頻，最後纔是輸出你須要的時鐘，那若是我須要一個99Mhz的時鐘呢，對不起支持不了，固然咱們實際使用的過程當中也不須要那麼奇葩的時鐘了。

接下來時RAM IP Core了，PGT180H的資源不少，芯片裏面的存儲是一塊一塊的，一塊是18kbit，一共有526個，這算是很大的容量了，你須要的多的時候，它會自動拼接。

可是裏面還有限制，好比下圖

最多隻能用這麼多了，再多的話生成兩塊拼起來也能夠，不過通常狀況也不會一次用這麼多，除非同樣顯示很大的圖片，對，我顯示了。最後就是PDS自帶的編輯器了，說實話很很差用，雖然ISE也同樣很很差用，可是至少軟件支持和第三方編輯器級聯，可是PDS不支持，因此我這也有一點小建議了，就是但願PDS後面的版本能夠支持第三方編輯器級聯，記住這是我建議的，後面若是紫光真的支持了，那確定是聽了個人建議。至於軟件其餘的一些功能使用，我使用時間也不長，就暫且不談。

安路科技

3.1 公司簡介

上海安路信息科技有限公司成立於2011年，總部位於浦東新區張江高科技園區。安路科技專一於爲客戶提供高性價比的可編程邏輯器件（FPGA）、可編程系統級芯片、定製化嵌入式eFPGA IP、及相關軟件設計工具和創新系統解決方案。

專家團隊

公司創始團隊由具備國內外集成電路產業界豐富經驗的高級管理人才、工程技術人才和學術界資深科研人員組成。

公司研發人員70%以上具備碩士或博士學位，畢業於復旦、交大、清華、北大、中科院、UCLA、UIUC、UCSD等國內外高校。

資本歷程

2014年得到中信資本投資 / 2015年得到杭州士蘭微集團和深圳創維集團聯合投資 / 2017年得到中國電子信息產業集團華大半導體有限公司和上海科技創業投資有限公司戰略投資。/2019年得到深圳市創新投資集團有限公司、蘇州厚載成長投資管理合夥企業（有限合夥）等戰略投資。

業務範圍

安路科技量產和在研產品分爲三個系列：高端PHOENIX（鳳凰）、中端EAGLE（獵鷹）、低端ELF（精靈）。產品在覈心架構、軟件算法和系統集成等方面擁有多項技術專利。自主開發的全流程TD軟件系統和硬件芯片完美地結合在一塊兒，提供了用戶從前端綜合到位流生成的徹底開發平臺。目標市場爲通信設備、工業控制、視頻監控、人工智能、數據中心等應用領域。

安路科技根植中國，面向世界，積極參與國際競爭，努力成爲中國可編程邏輯器件產業的主導企業和世界可編程邏輯器件解決方案的主要供應商。

官網： http://www.anlogic.com/pro.aspx?FId=n3:3:3

3.2 FPGA系列

種類	工藝	概述
EAGLE系列	55nm	見3.2.1
ELF系列	55nm	見3.2.2和3.2.3

3.2.1 EAGLE系列 FPGA產品特性

EAGLE 器件系列創建在一個優化的低功耗工藝基礎之上，並經過最低的成本實現較高的性能。適當的邏輯和乘法器，豐富多樣的片內存儲器，高達 1Gbps 的 IO 速率，使得 EAGLE 器件很是適合於圖像預處理，伺服控制和高速圖像接口轉換等領域。

器件特性

 靈活的邏輯結構

 共有 8 種器件，邏輯規模從 14720 到 19600 LUTs，用戶 IO 數量從 71 到 196 個

 低功耗器件

 先進的 55nm 低功耗工藝

 靜態功耗低至 5mA

 支持分佈式和嵌入式存儲器

 最大支持 156,800 Kbits 分佈存儲器

 最大支持 1088Kbits 嵌入塊存儲器

 嵌入塊存儲器容量 9 Kbits，可配置爲真雙口，8Kx1 到 512x18 模式

 專用 FIFO 控制邏輯

 嵌入塊存儲器容量 32 Kbits，可配置爲真雙口，可設置爲 2K*16 或 4K*8

 內置大容量存儲器

 部分封裝內置 2MX32b SDR SDRAM 存儲器

 部分封裝內置 8MX16b DDR SDRAM 存儲器

 可配置邏輯模塊(PLBs)  優化的 LUT4/LUT5 組合設計

 雙端口分佈式存儲器

 支持算數邏輯運算

 快速進位鏈邏輯

 單一 Slice 支持 2 個 M18x18 或 4 個 M9x9

 源同步輸入/輸出接口

 輸入//輸出單元包含 DDR 寄存器

 Generic DDRx1

 Generic DDRx2

 高性能，靈活的輸入/輸出緩衝器

 可配置支持如下單端標準

 LVTTL

 LVCMOS (3.3/2.5/1.8V/1.5/1.2V)  PCI  SSTL 3.3V (Class I and II)  SSTL 1.8V and 1.5V (Class I and II)  HSTL 1.8V and 1.5V (Class I and II)  經過配置支持如下差分標準

 LVDS，Bus-LVDS, MLVDS, RSDS, LVPECL

 支持熱插拔

 可配置上拉/下拉模式

 片內 100 歐姆差分電阻

 時鐘資源

 優化全局時鐘的 2 路快速時鐘

 針對高速 I/O 接口設計的 2 路 IOCLK

 16 路全局時鐘

 最多支持 4 個 PLLs 用於頻率綜合

 5 路時鐘輸出

 分頻係數 1 到 128

 支持 5 路時鐘輸出級聯

 動態相位選擇

 配置模式

 主模式串行 SPI (MSPI)  從模式串行 (SS)  主模式並行 x8 (MP)  從模式並行 x8 (SP)  JTAG 模式 (IEEE-1532)

 每一個芯片擁有惟一的 64 位 DNA

 BSCAN

 兼容 IEEE-1149.1

 嵌入式硬核 IP

 ADC

 12 比特逐次逼近寄存器型（SAR）

 8 個模擬輸入

 1MHz 採樣速率（MSPS）

 集成電壓監控模塊

 內置環形振盪器

 封裝

 LQFP/QFN/FBGA

3.2.2 EF3L15 FPGA 產品特性

安路 EF3L15 FPGA，定位低成本、低功耗可編程市場。無需外部配置器件、低密度邏輯容量、豐富的存儲器、高達 1Gbps 的 IO 速率等特性，使得 EF3 FPGA 很是適用於高速接口擴展與轉換，高速總線擴展，高速存儲器控制等應用場景。

器件特性

 靈活的邏輯結構

 1,520 LUTs  最大用戶 IO 數量達 207 個

 低功耗器件

 先進的 55nm 低功耗工藝

 內置 Flash

 內置 4Mb flash，無需外部配置器件

 支持快速上電啓動

 支持分佈式和嵌入式存儲器

 最大支持 12 Kbits 分佈存儲器

 最大支持 108Kbits 嵌入塊存儲器

 內置嵌入式存儲模塊（9K），多種組合模式，可配置爲真雙口

 專用 FIFO 控制邏輯

 可配置邏輯模塊(PLBs)  優化的 LUT4/LUT5 組合設計

 雙端口分佈式存儲器

 支持算數邏輯運算

 快速進位鏈邏輯

 源同步輸入/輸出接口

 輸入/輸出單元包含 DDR 寄存器支持 DDRx一、DDRx2 模式

 高性能，靈活的輸入/輸出緩衝器

 可配置支持如下單端標準

 LVTTL，LVCMOS(3.3/2.5/1.8V/1.5/1.2V)  PCI  經過配置支持如下差分標準

 LVDS,Bus-LVDS,MLVDS,RSDS, LVPECL

 支持熱插拔

 可配置上拉/下拉模式

 片內 100 歐姆差分電阻

 兼容 5V 輸入

時鐘資源

 16 路全局時鐘

 針對高速 I/O 接口設計的 2 路 IOCLK

 優化全局時鐘的 2 路快速時鐘

 多功能 PLLs 用於頻率綜合

 7 路時鐘輸出

 分頻係數 1 到 128

 支持 5 路時鐘輸出級聯

 動態相位選擇

 配置模式

 主模式串行 SPI (MSPI)  從模式串行 (SS)  從模式並行 x8 (SP)  主模式並行 x8 (MP)  JTAG 模式 (IEEE-1532)

 BSCAN

 兼容 IEEE-1149.1

 加強安全設計保護

 每一個芯片擁有惟一的 64 位 DNA

 位流支持 AES 加密

 嵌入式硬核 IP

 內置環形振盪器

 封裝形式

標準尺寸：caBGA256

3.2.3 EF3系列 FPGA產品特性

EF3 器件是安路科技的第三代 FPGA 產品，定位通訊、工業控制和服務器市場，最多支持 336 個 I/O，知足客戶板級 IO 擴展應用需求。EF3 器件採用先進的 55nm 低功耗工藝，優化功耗與性能，並能夠經過低成本實現較高的功能。器件旨在用於大批量、成本敏感的應用，使系統設計師在下降成本的同時又可以知足不斷增加的帶寬要求。

器件特性

 靈活的邏輯結構

 共 2 種器件，規模從 4800 到 9280 LUTs  最大用戶 IO 數量達 336 個

 低功耗工藝

 先進的 55nm 低功耗工藝

 內置 Flash

 內置 8Mb flash，無需外部配置器件

 支持分佈式和嵌入式存儲器

 最大支持 74Kbits 分佈存儲器

 最大支持 270Kbits 嵌入塊存儲器

 內置嵌入式存儲模塊，多種組合模式，可配置爲真雙口

 專用 FIFO 控制邏輯

 可配置邏輯模塊(PLBs)  優化的 LUT4/LUT5 組合設計

 雙端口分佈式存儲器

 支持算數邏輯運算

 快速進位鏈邏輯

 源同步輸入/輸出接口

 輸入/輸出單元包含 DDR 寄存器支持 DDRx一、DDRx2 模式

 高性能，靈活的輸入/輸出緩衝器

 可配置支持如下單端標準

 LVTTL，LVCMOS(3.3/2.5/1.8V/1.5/1.2V)  PCI  可配置支持如下差分標準

 LVD，Bus-LVDS，MLVDS，RSDS，LVPECL

 BANK 0 和 2 支持 True LVDS 輸出，全部 BANK 均支持單端和差分輸入

 LVDS 接口高達 1Gbps  支持熱插拔

 片內 100 歐姆差分電阻

時鐘資源

 16 路全局時鐘

 針對高速 I/O 接口設計的 2 路 IOCLK

 優化全局時鐘的 2 路快速時鐘

 多功能 PLLs 用於頻率綜合

 支持 7 路時鐘輸出

 分頻係數 1 到 128

 支持 5 路時鐘輸出級聯

 動態相位調節

 配置模式

 MSPI 模式

 從模式串行 (SS)  從模式並行 x8 (SP)  主模式並行 x8 (MP)  JTAG 模式 (IEEE-1532)

 加強安全設計保護

 每一個芯片擁有惟一的 64 位 DNA

 支持位流 AES 加密

 嵌入式硬核 IP

 內置環形振盪器

 豐富封裝形式

 caBGA332

 caBGA400

3.3 EDA軟件與License

Tang Dynasty (TD) 軟件是安路科技自主開發的從HDL描述到最終位流下載和片上調試的完整系統，爲安路科技全部FPGA芯片產品系列提供簡潔可靠的應用設計開發環境。TD軟件系統採用基於統一數據庫的層次化設計，核心優化引擎採用創新的設計自動化技術，主體流程是性能驅動的逐步精確迭代優化進程。TD軟件系統支持工業界標準的設計輸入描述，提供良好的第三方設計驗證工具接口。

官網有軟件能夠直接下載，由於使用人數較少，網上不多能找到使用教程。

特色

· 一切從用戶考慮：界面簡潔、性能可靠、運行速度快

· 創新的軟件算法有效支持ELF、EAGLE、PHOENIX等系列各個規模的器件

· 可擴充的軟件架構快速支持包括單芯片、SIP、IP核在內的多品種產品系列

· 結構化的軟件開發平臺支持對硬件新結構的快速準確模擬和評估

· 用戶設計IP保護和位流加密保護

京微齊力

4.1 公司簡介

京微齊力（北京）科技有限公司註冊在北京經濟技術開發區，總部設於亦莊，在中關村設有研發中心；在上海，深圳有技術支持，市場銷售團隊。

京微齊力是除美國外最先進入自主研發、規模生產、批量銷售通用FPGA芯片及新一代異構可編程計算芯片的企業之一。公司團隊申請了近200件專利和專有技術（含近50件PCT/美國專利），具有獨立完整的自主知識產權。其產品將FPGA與CPU、MCU、Memory、ASIC、AI等多種異構單元集成在同一芯片上，實現了可編程、自重構、易擴展、廣適用、多集成、高可靠、強算力、長週期等特色。產品所服務的市場將迅速超過幾百億，而隨之衍生的終端模組、應用方案的市場規模將達數千億。得益於混合架構，這類芯片硬件結構可經過軟件來定義，產品能跟隨市場的需求發展而相應變化。相比傳統專用芯片平均2年的生命週期，應用於多個產業鏈的新型異構可編程計算芯片的生命週期可長達10年。

公司技術與產品將涵蓋可編程FPGA內核，異構計算與存儲架構、芯片設計、軟件開發、系統IP應用等相關技術領域。公司提供核心關鍵芯片和相關市場應用系統解決方案。

基於先進的創新可編程技術，研發新一代面向人工智能/智能製造等應用領域的AiPGA芯片（AI in FPGA）、異構計算HPA芯片（Heterogeneous Programmable Accelerator）、嵌入式可編程eFPGA IP核（embedded FPGA）三大系列產品，產品市場將涵蓋雲端服務器、消費類智能終端以及國家通訊/工業/醫療等核心基礎設施。

官網： http://www.hercules-micro.com/about/index.html

4.2 FPGA系列

種類	工藝	概述
HME-R（河）系列FPGA	40nm	詳見官網介紹：http://www.hercules-micro.com/product/index86.html
HME - M7（華山）系列FPGA	-
HME - M5（金山）系列 FPGA	-
HME - M1（衡山）系列產品	-
HME - P（飛馬）系列	40nm
HME-H1D03（大力神）系列產品	-

4.3 EDA軟件與License

FX - 伏羲軟件簡介

FX是自主研發的一款EDA設計工具，您可使用它快速、高效地進行FPGA和SoC應用設計。用戶經過使用FX完整的EDA工具鏈與豐富的IP資源，能夠有效的進行快速應用研發，縮短產品開發週期。同時FX友好的交互式集成開發環境能夠支持多種普遍使用的第三方設計工具進行協同設計，從而進一步加速用戶的設計與驗證過程。

官網提供下載連接及License申請。

主要功能

· 友好易用的圖形化用戶界面

· 支持Verilog和VHDL混合編程

· 與第三方工具無縫鏈接（Prime Time和ModelSim等）

· 提供豐富的IP（基於IP Wizard）

· 支持命令行操做界面

· 支持遠程下載編程

· 比特流加密

· 片上調試功能

設計流程圖

官網提供了一些常見IP

軟件截圖：

有沒有很熟悉？

軟件使用視頻連接： http://www.hercules-micro.com/content/details30_797.html

復旦微電子

5.1 公司簡介

上海復旦微電子集團股份有限公司是從事超大規模集成電路的設計、開發和提供系統解決方案的專業公司。

由於復旦微電子FPGA只對軍工、研究院所供貨，因此這方面信息不方便透漏太多，網上也基本上無此相關信息和使用教程，這裏也很少說了，若是你是這兩方面應用應該很好聯繫到官方，相關的信息也會得到，若是不是拿到信息也沒有什麼用，由於你買不到芯片。

5.2 FPGA系列

K七、V7 32五、690系列都有，大容量彰顯實力，併兼有抗輻射產品、ZYNQ產品（復旦微電子的FMQL系列，該FMQL系列中兩款芯片中FMQL10S400對標的Xilinx的7010，FMQL45T900對標的是Xilinx的7045。）

5.3 EDA軟件與License

惋惜或只軍工可用，雖對外售賣，但得是軍品、研究院所項目。

旅行的意義-總結

毫無疑問，中國FPGA產業與同行的領先廠商相比是有差距的：

按照京微齊力王海力的說法，從芯片角度看，國內的FPGA與國際廠商有兩代半的工藝線。如今國際廠商已經在16nm產品上量產了，而國內廠商目前只作到40nm，28nm產品還在推動階段，他強調。

若是從軟件和生態方面看，國內FPGA企業與國際領先廠商之間更是有八到十年的差距。若是想追上，尤爲是在中高密度產品上追上國際領先者，國內FPGA廠商還須要很長的一段路要走。

高雲半導體工程副總裁王添平先生也表示，目前活躍在市場的國產FPGA產品中，多以中低密度產品爲主。這些產品從定義、芯片設計、生產工藝、芯片封裝、應用軟件、乃至實際銷售，都有不錯的表現，高雲的低密度產品在某些細分領域正在全面取代國外廠商。但在他看來，對於國內大部分的中高低密度的FPGA，其架構都逃不開LUT+佈線的概念，具體到產品，各自側重的技術、IP乃至相應的應用市場也都是各有針對性。若是從這個角度看來，國產廠商在中高密度FPGA的技術水平與國際領先廠商相比，在硬件設計和軟件方面還有必定的差距。

雖然差距很明顯，但對於國內廠商來講，負重前行是一種必然的使命。儘管FPGA全球市場銷售額近年來的年增加率一直徘徊在個位數，但其進入各種新興市場如大數據、人工智能、雲計算、硬件加速、汽車自動駕駛以及消費等領域的速度卻很是吸引眼球，乃至人們對FPGA特別是國產FPGA的將來發展充滿期待，資本進入該領域也日趨活躍。

-END-

加入FPGA/IC技術交流羣請添加下面二維碼好友，會拉你進羣喲！

ＮＯＷ現在行動！