CMOS緩衝器

CMOS緩衝器 電路原理 電路仿真 參考文獻：應用於GPS接收機頻率綜合器分頻器的設計——上海交通大學碩士論文——朱凱. 在電路中經常要添加緩衝器，時鐘信號波形不良的情況下，利用緩衝器減小系統延時。 電路原理 在該結構中，按照正常反相器的配置，調節nmos和pmos的尺寸，使得其導通電阻近似相等。，而且電阻連接在柵漏之間，NMOS和PMOS相當於MOS-Diode結構，反饋電阻則將輸入輸出的電平穩

>>阅读原文<<