內存模型

內存模型 volatile 保證所有線程看到值一致，對單個volatile變量讀寫具有原子性 volatile++不具備 lock前綴 當前處理器緩存行數據寫會系統內存 寫回內存的操作會使其它CPU裏緩存了該內存地址的數據無效 多處理器的情況下，每個處理器通過嗅探在總線上傳播的數據，檢查自己的緩存是否過期 總線（Bus）是計算機各種功能部件之間傳送信息的公共通信幹線，它是由導線組成的傳輸線束， 按

>>阅读原文<<